时钟恢复电路及通信设备的利记博彩app
【专利摘要】本发明提供了一种时钟恢复电路，包括：相位鉴别器，用于对输入的判决信号和判决误差信号进行相位误差检测，得到相位误差值，所述判决信号为从对端发送来的信号经过处理后得到的数字信号的估算值，所述判决误差信号为所述数字信号与所述估算值之间的误差；环路滤波器，用于滤除所述相位误差值的高频部分，得到低频相位误差值；相位扫描器，用于根据控制信号和数据信号产生脉冲信号；数字压控振荡器，用于根据所述低频相位误差值和所述脉冲信号进行运算，得到相位调节信号，所述相位调节信号用于驱动相位选择器对一本地时钟进行相位选择，以恢复出所需的时钟信号。本发明的时钟恢复电路相对于现有技术的时钟恢复电路能够快速收敛，快速地同步时钟。
【专利说明】时钟恢复电路及通信设备
【技术领域】
[0001]本发明涉及电子【技术领域】，具体涉及到一种时钟恢复电路及通信设备。
【背景技术】
[0002]以太网自问世后，凭借其安全可靠、便于安装维护等一系列优点，一直在局域网中占据主流和统治地位。按照开放式系统互联(OSI, Open Systems Interconnect1n)划分的网络模型，以太网协议主要包括网络存取控制层(MAC)和物理层(PHY)。以太网是一种基于IPdnternet Protocol，互联协议)分组交换的局域网技术，发送端将上层数据通过网络存取控制层实体向物理层实体发送，物理层实体则通过实际的物理介质，如非屏蔽五类双绞线，将数据传输给接收端。系统上电后，采用以太网通讯的双方通过自协商机制确定一方为主端(master)，另一方为从端(slave)。从端的时钟需要同步到主端，以确保进行数据传输。在物理层实体中，要使接收端和发送端的时钟同步，通常采用时钟恢复电路，它从接收到的数据信号中提取时钟信息，使得接收端的时钟能够跟踪发送端的时钟。
[0003]如图1所示，为一通信设备的物理层实体结构，工作于全双工模式，其中通信设备的物理介质(图1中以CAT-5电缆为例做描述)既接收数据也发送数据。混频器201把接收信号分离出来，输出至模拟放大器(PGA, Programmable Gain Amplifier) 202。模数转换器(ADC, Analog-to-Digital Converter) 203把经过模拟放大器202放大后的接收信号转换成数字信号。数字信号接收机204把模数转换器203送来的数字信号进行回波(Echo)补偿、近端串扰(NEXT, Near-End Crosstalk)补偿、码间串扰(ISI, InterSymbolInterference)消除等运算后，输出优化的数字信号214。判决器215对所述数字信号214进行判决处理，给出判决信号205和判决误差信号206。判决信号205表示对所述数字信号214的数值估计，而判决误差信号206则表示其估计的误差值。判决信号205输出至纠错编码模块207进行纠错处理。时钟恢复电路208则将判决信号205和判决误差信号206进行运算，输出相位调节信号209，驱动相位选择器210，相位选择器210在所述驱动下从模拟时钟电路211所产生的时钟212获得一个所需频率的时钟213，供模数转换器203使用。例如，模拟时钟电路211所产生的64相8GHz时钟212可以看成由64个时延差依次为0.125ns的125MHz时钟组成。相位选择器210就是根据相位调节信号209的数值，从这64个时钟中选出一个。这样，最后的等效结果是所获得的时钟213是一个频率动态微变的125MHz时钟。
[0004]具体地，对于时钟恢复电路，由于链路两端物理层实体的本地时钟总会存在一定的频偏，时钟恢复电路利用其所接收的数据，跟踪计算出该频偏，动态调整本地时钟的相位，完成本地时钟和对端时钟的时钟同步。如果链路上长时间空闲而不发送任何数据,就会使时钟恢复电路的频偏跟踪得不到适时的更新而失效，进而造成链路错误断开。将时钟恢复电路应用于以太网是一种典型的应用场景，在其他应用场景下，只要通信双方的时钟存在失步，都可以利用时钟恢复电路实现重新同步。
[0005]仍然以以太网为例，当网路空闲时，通信设备的以太网物理层实体仍然会不间断地发送空闲(IDLE)信号，用于刷新接收电路中自适应滤波器的系数。这样一来，尽管以太网处于无数据收发的空闲状态，但网络连接两端设备的能耗难以有效降低。为了实现节能目标，美国电子电气工程协会(IEEE, Institute of Electrical and ElectronicsEngineers)在2010年公布了 802.3az节能以太网标准,它是一种根据网络流量动态节能的方法。其基本思路是，在网络存取控制层实体有数据发送的时候，通信设备的物理层实体尽可能快地把网络存取控制层实体的数据传输完，然后进入低功耗空闲(LPI，Low PowerIdle)模式。该模式主要由交替出现的两个状态构成:静默(Quiet)状态和刷新(Refresh)状态。在静默状态下，物理层实体不发送数据而且尽可能关闭通信设备的芯片中不用的电路，以降低功耗。在刷新状态下，物理层实体发送训练信号，以保持链路的可用性。为了确保物理层实体一旦退出静默状态，就能顺利地进入到正常工作模式，链路状态将在刷新状态规定的时间内恢复到可用状态，也就是说，接收端的时钟将在刷新状态规定的时间内锁定发送端的时钟。图2为IEEE 802.3az节能以太网的链路状态图。当以太网进入空闲状态时，本地物理层实体首先发送一串特定的LPI信号，让对端的物理层实体过渡到睡眠模式，过渡时间为Ts，进而进入静默模式。静默模式的时间不能太长，需要每隔Tq时间就刷新一次，刷新时间为Tr。当需要传输数据时，则先让对端的物理层实体过渡到唤醒(Wake)状态，过渡时间为Tw，最后恢复到活跃(Active)状态开始执行正常的数据传输。这里，静默模式下链路上不发送任何数据，处于彻底的节能状态。静默的时间间隔Tq最长可达24us，极大地减少了电力消耗。
[0006]IEEE 802.3az节能以太网标准规定，刷新状态的唤醒训练时间为llus，也就是说，物理层实体需要在20?24ms的静默后，在Ilus内锁定发送端的时钟，即完成本地时钟和发送端时钟的同步，现有的时钟恢复电路无法满足这一要求。
【发明内容】
[0007]本发明实施例的目的是提供一种时钟恢复电路，能够快速完成通信接收端的本地时钟和通信发送端时钟的同步。
[0008]为实现上述目的，第一方面，本发明实施例提供了一种时钟恢复电路，包括:相位鉴别器，用于对输入的判决信号和判决误差信号进行相位误差检测，得到相位误差值，所述判决信号为从对端发送来的信号经过处理后得到的数字信号的估算值，所述判决误差信号为所述数字信号与所述估算值之间的误差，所述数字信号反映了对端的时钟的信息；环路滤波器，用于滤除所述相位误差值的高频部分，得到低频相位误差值；相位扫描器，用于根据控制信号和数据信号产生脉冲信号；数字压控振荡器，用于根据所述低频相位误差值和所述脉冲信号进行运算，得到相位调节信号，所述相位调节信号用于驱动相位选择器对一本地时钟进行相位选择，以恢复出所需的时钟信号，其中所述所需的时钟信号跟踪所述对端的时钟。
[0009]根据第一方面，在第一方面的第一种可能的实现方式中，所述时钟恢复电路进一步包括，所述相位扫描器具体用于经过第一预定时间间隔，产生所述脉冲信号，用于驱动所述数字压控振荡器产生的所述相位调节信号发生跳变，直到所述判决误差信号的大小满足预定条件。
[0010]根据第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述时钟恢复电路进一步包括，所述相位扫描器还用于根据所述判决误差信号的大小，调整所述脉冲信号的幅度。
[0011]根据第一方面、第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，所述时钟恢复电路进一步包括，还包括相位累加器，耦合在在所述相位鉴别器和所述环路滤波器之间，用于对所述相位误差值进行累加并将累加后的相位误差值输出至所述环路滤波器。
[0012]根据第一方面、或第一方面的第一种至第三种中任意一种可能的实现方式，在第一方面的第四种可能的实现方式中，所述时钟恢复电路进一步包括，所述相位鉴别器具体用于对所述判决误差信号做一拍延时并将延时后的判决误差信号与所述判决信号相乘，得到第一信号，对所述判决信号做一拍延时并将延时后的判决信号与所述判决误差信号相乘，得到第二信号，将第一信号减去第二信号，得到所述相位误差值。
[0013]根据第一方面的第三种可能的实现方式，在第一方面的第五种可能的实现方式中，所述时钟恢复电路进一步包括，所述相位累加器包括:累加单元和延时单元；所述累加单元用于对相位鉴别器输出的所述相位误差值进行累加，并将累加后的相位误差值送给延时单元；所述延时单元用于对所述累加后的相位误差值做延时，并每经过一个第二预定时间间隔后输出一个所述所述相位误差值的累加值，同时把延时单元的内容清零。
[0014]根据第一方面、或第一方面的第一种至第五种中任意一种可能的实现方式，在第一方面的第六种可能的实现方式中，所述时钟恢复电路进一步包括，所述环路滤波器为二阶低通滤波器。
[0015]根据第一方面、或第一方面的第一种至第六种中任意一种可能的实现方式，在第一方面的第七种可能的实现方式中，所述时钟恢复电路进一步包括，所述数字压控振荡器包括:无限脉冲响应滤波器，用于根据所述低频相位误差值和所述脉冲信号进行运算得到中间信号，将所述中间信号或该中间信号的高N比特作为所述相位调节信号，其中，N为自然数。
[0016]根据第一方面的第三种至第七种中任意一种可能的实现方式，在第一方面的第八种可能的实现方式中，所述时钟恢复电路进一步包括，第一带宽调节器，耦合在所述相位累加器和所述环路滤波器之间，用于调节环路带宽。
[0017]根据第一方面、或第一方面的第一种至第八种中任意一种可能的实现方式，在第一方面的第九种可能的实现方式中，所述时钟恢复电路进一步包括，第二带宽调节器，耦合在所述环路滤波器和所述数字压控振荡器之间，用于调节环路带宽。
[0018]第二方面，本发明实施例还提出了一种通信设备，具有第一方面或第一方面的第一种至第九种中任意一种可能的实现方式中的时钟恢复电路，该通信设工作于所述时钟恢复电路产生的所述所需的时钟信号。
[0019]通过采用本发明实施例提供的时钟恢复电路和通信设备，通信接收端可以在上所述时钟恢复电路的作用下快速地锁定通信发送端的时钟，从而实现通信接收端的本地时钟和通信发送端时钟的快速同步。
【专利附图】
【附图说明】
[0020]图1为以太网物理层实体的简化电路框图；
[0021]图2为IEEE 802.3az标准规定的链路状态图；
[0022]图3为本发明实施例中的时钟恢复电路框图；
[0023]图4是本发明另一实施例中时钟恢复电路框图；
[0024]图5是本发明实施例中时钟恢复电路结构图；
[0025]图6是本发明实施例中相位扫描器的状态机图；
[0026]图7是本发明实施例中的时钟恢复电路仿真效果图。
【具体实施方式】
[0027]下面通过附图和实施例，对本发明实施例的技术方案做进一步的详细描述。
[0028]如图3所示，本发明实施例提供了一种时钟恢复电路，该时钟恢复电路包括相位鉴别器301、环路滤波器302、数字压控振荡器303和相位扫描器304。其中，时钟恢复电路的输入信号包括判决信号205和判决误差信号206，另外还包括相位扫描器的控制信号319，输出信号为数字压控振荡器303输出的相位调节信号209，用于驱动相位选择器对本地时钟进行相位选择，以恢复出所需的时钟信号，其中所述所需的时钟信号跟踪所述对端的时钟。结合图1来看，所述判决信号205为从对端发送来的信号经过处理后得到的数字信号214的估算值，所述判决误差信号206为所述数字信号与所述估算值之间的误差，所述数字信号反映了对端的时钟的信息，其由对端产生，所述对端相对于本地通信设备而言。所述对端具体可生成待发送信号并通过预定通信方式传输至本地通信设备，由本地通信设备的混频器201接收信号，本地通信设备中的所述数字信号接收机204进行判决后得到所需的判决信号205和判决误差信号206。对端与本地通信设备可像图1所示那样通过以太网方式连接并进行信号交互。或者，当对端与本地通信设备为其他通信系统设备时，如无线通信系统，则对端与本地通信设备可通过其他通信方式交互信息，如通过光网通信、WCDMA(宽带码分多址)或LTE(长期演进)等通信方式交互信息。
[0029]判决信号205和判决误差信号206输入到相位鉴别器301后，相位鉴别器301对其中的相位误差进行检测，得到相位误差值305。相位误差值305输入到环路滤波器302，滤除其中的高频干扰部分，得到低频相位误差值315。环路滤波器302还向相位扫描器304输出数据信号321，相位扫描器304根据数据信号321和控制信号319进行处理，产生脉冲信号320。脉冲信号320和低频相位误差值315输入到数字压控振荡器303中，经过处理得到相位调节信号209。
[0030]在本发明实施例的时钟恢复电路中，由于使用了相位扫描器304，加快了时钟恢复电路的收敛速度。现有的时钟恢复电路中相位调节信号对于信号的采样是按照时间逐渐变化，而在本发明实施例的技术方案中，相位扫描器所产生的脉冲信号320使得输出的相位调节信号209发生跳变，进而快速选择模拟时钟中的一个相位，驱动模数转换器采样电路，从而使得时钟同步的速度满足IEEE0802.3az标准的要求。需要说明的是，本发明实施例提供的技术解决方案以IEEE0802.3az标准为例进行描述，但在实际应用中，所述时钟恢复电路也可适用于其他通信场景。无论何种应用场景下，如果通信双方两个时钟存在不同步的情形，则所述时钟恢复电路都能够被用来实现通信双方的两个时钟的及时同步。
[0031]在本发明的一个优选实施例中，如图4所示，时钟恢复电路还包括耦合于相位鉴别器301和环路滤波器302之间的相位累加器401，用于将相位误差值305进行累加后得到累加结果309，并将累加结果309输入到环路滤波器302，从而去除相位误差值305中的噪声，使得时钟恢复电路能够满足某些对性能要求高的场合。
[0032]在一个实施例中，相位鉴别器301、相位累加器401、环路滤波器302和数字压控振荡器303的电路结构如图5所示。
[0033]相位鉴别器301包括两个延时单元、两个乘法器和一个加法器。判决误差信号206延时I拍(即时钟周期)后与判决信号205相乘，得到第一信号503。判决信号205延时I拍后与判决误差信号206相乘，得到第二信号504。第一信号503减去第二信号504，得到信号305,作为相位鉴别器301的相位误差值输出。
[0034]相位累加器401的作用在于对相位鉴别器301输出的相位误差值305进行累加，包括两个延时单兀和一个加法器。第一延时单兀506输出信号507,输出信号507反馈回第一延时单元506的输入端，使得输出信号507和相位鉴别器301输出的相位误差值305进行累加，输出信号507被输出至第二延时单元508做延时，经过预定时间后输出累加值，即信号309。在本发明实施例中第二延时单元508例如可以延时4拍，即每4个时钟周期输出一个累加值。这里，信号510为一时钟，例如它的频率可等于物理层系统时钟fs (125MHz)的四分之一。信号510的作用是每隔4个fs时钟，就把延时单元508的最后一个寄存器的数值309输出，同时把第一延时单元506和第二延时单元508的数值清零。需要注意的是，环路滤波器302、数字压控振荡器303 (NCO)、相位扫描器都工作在fs/4时钟频率下。
[0035]在一个优选实施例中，为了调节环路带宽，相位累加器的输出值309经过第一带宽调节器的处理，具体例如可以通过乘法器实现，即将相位累加器的输出值309乘以一个系数PD_GAIN，得到信号511，然后输出至环路滤波器302。
[0036]环路滤波器302的作用在于滤除相位误差值的高频干扰。在一个优选的实施例中，环路滤波器302可以是一个二阶低通滤波器，包含一条比例支路和一条积分支路。在积分支路中，信号511首先乘以系数ALPHA_FR，得到信号512 ;然后，信号512经过一个无限脉冲响应(IIR)滤波器处理，得到信号514，IIR滤波器如图5所示包括一个加法器和延时单元，其中所述加法器用来将信号514和信号512做累加。在比例支路中，信号511乘以系数ALPHA_PH，得到信号513。信号513与信号514相加，得到信号515，作为环路滤波器302的输出。
[0037]在一个优选实施例中，为了调节环路带宽，环路滤波器的输出信号315经过第二带宽调节器的处理，具体例如可以通过乘法器实现，即将环路滤波器的输出信号315乘以一个系数NC0_GAIN，得到信号516，即nco_in，输出至数字压控振荡器303。
[0038]数字压控振荡器303包括IIR滤波器，该IIR滤波器包括一个延时单元和一个加法器。信号516经过IIR滤波器处理后,变成信号517,在图5中标识为nco_out。最后可取信号517的高6比特，作为数字压控振荡器的输出值209。这6比特的数字压控振荡器输出值，可以产生64个相位，可以用来驱动相位选择器对64相8GHz模拟时钟电路进行相位选择，最后获得一个频率动态微变的125MHz时钟供通信设备的物理层实体使用。可以理解，这里的所述高6位比特和本地时钟的相位和频率仅仅是例举，实际应用中，可以直接将信号317作为最终的输出信号209或者所选取的比特位数可以是其他数值，本地时钟的相位和频率也可以根据实际情况进行选择，本实施例对此不作限定。
[0039]在本发明的一个实施例中，相位扫描器经过预定时间间隔，产生脉冲信号320，即nc0_delta，用于驱动所述数字压控振荡器303输出的相位调节信号209发生跳变，直到所述判决误差信号206的大小满足预定条件。脉冲信号320具体被输入到所述数字压控振荡器303的IIR滤波器的加法器中，与信号516和信号517进行累加。这里的判决误差信号的大小满足预定条件，既可以是判决误差信号本身的数值大小满足预设条件，也可以是其均方值、均方根值或其绝对值满足预设条件。相位扫描器304产生的脉冲信号320的正负极性由图5所示的环路滤波器302积分支路中的寄存器数值514的最高符号位即数据信号521决定，即一个确定最高符号位的电路可以用来确定信号514的最高符号位以生成数据信号521，即nc0_sign，并将数据信号521送入相位扫描器304以便控制脉冲信号320的正负极性。相位扫描器304还接收输入信号319 (wake_training_sta)作为控制信号,并在所述控制信号有效(如高电平)时进入工作状态以产生脉冲信号320。这里，输入信号319由物理层主状态机(本发明实施例未示出)产生。
[0040]在一个优选实施例中，仍然以802.3az节能以太网标准为例，相位扫描器304可以通过硬件逻辑电路实现，具体实现方式例如可以为Mealy(米立)状态机，如图6所示。在本实施例中，相位扫描器有六个状态:SCAN_IDLE (空闲状态)、SCAN_DELTA(脉冲信号产生状态)、SCAN_DELAY (延迟状态)、SCAN_DETECT (检测状态)、SCAN_C0NF0RM (确认状态)、SCAN_L0CK(锁定状态)，可以理解本实施例仅仅提供了一个实例，实际的相位扫描器可以有其他实现方式，只要该相位扫描器可以在控制信号为有效时，每隔预定时间间隔促使其输出的相位调节信号209发生跳变，从而快速选择模拟时钟的一个相位，直到判决误差信号的大小满足预定条件。本实施例的这六个状态的具体实现方式和工作状态如下:
[0041](1)SCAN_IDLE
[0042]系统上电复位后，相位扫描器进入SCAN_IDLE状态。在SCAN_IDLE状态中，相位扫描器首先进行初始化，然后等待物理层实体进入刷新(Refresh)状态。从刷新状态的唤醒训练(wake_training)子状态开始,物理层主状态机(本发明实施例未示出)设置相位扫描器的控制信号wake_training_sta为高电平，触发处于SCAN_IDLE状态的相位扫描器转移到SCAN_DELTA状态。
[0043](2) SCAN_DELTA
[0044]在SCAN_DELTA状态，相位扫描器产生脉冲信号320，其正负极性由图5所示的环路滤波器积分支路中的寄存器数值514的符号位521决定,其幅度等于nco_stepsz, nco_stepsz是个自适应变化的变量，其初始值在SCAN_IDLE状态时设置为STEPSZ_INI。在本发明的一个实施例中，设置STEPSZ_INI = 8。相位扫描器在SCAN_DELTA状态只停留I个时钟周期，随后即转移到SCAN_DELAY状态。
[0045](3) SCAN_DELAY
[0046]在SCAN_DELAY状态，首先置脉冲信号320的值为0，然后启动计数器。SCAN_DELTA状态产生的脉冲信号320施加到数字压控振荡器303的信号输入端，让其输出值209产生一个跳变,进而快速选择64相8GHz模拟电路时钟中的一个相位，驱动物理层实体中的ADC采样数据。
[0047]首先，从脉冲信号320的产生，到驱动64相8GHz模拟电路时钟的相位选择，存在一定数目的延时。
[0048]其次，ADC的采样数据，需历经DESKEW(线对对齐)FIFO(先进先出存储器)、自适应信道均衡器等，最后到达信号判决器，获得判决误差信号206。整个过程同样存在相当数目的延时。
[0049]因此，脉冲信号320的产生，到判决误差信号206的形成，需要等待上面两个延时的总和，故需要启动计数器，当它计数到必要的数值后，将产生scan_delay_timer_done控制信号，触发相位扫描器从SCAN_DELAY状态转移到SCAN_DETECT状态。
[0050]注意，在SCAN_DELAY状态期间，如果物理层实体主状态机设置信号wake_training_sta为低电平，则说明刷新状态的唤醒训练阶段已经结束，这将强制相位扫描器转移到SCAN_IDLE状态，虽然这时合适的ADC采样相位尚未搜索到。
[0051](4)SCAN_DETECT
[0052]在SCAN_DETECT状态，相位扫描器检测判决误差信号的数值大小。由于判决误差信号206往往含有噪声，为了提高系统的鲁棒性，减小判决误差信号的数值，在最优的情况下，当时钟恢复电路收敛后，将使判决误差信号的数值等于零，在本发明实施例中，优选采用判决误差信号206的均方值slicerjnse作为度量。
[0053]当均方值slicer_mse小于常数MSE_TH_L时,说明ADC获得了合适的采样相位,判决误差信号的值已经足够小，相位扫描器转移到SCAN_C0NF0RM状态。反之，则说明判决误差信号的值还比较大，ADC尚未获得了合适的采样相位，相位扫描器转移到SCAN_DELTA状态，继续产生下一个脉冲信号320，进一步搜索合适的ADC采样相位。
[0054]在本发明的一个优选实施例中，在SCAN_DETECT状态，相位扫描器可以根据slicer_mse的数值，自适应调整变量nco_stepsz的大小，从而改变SCAN_DELTA状态所产生的脉冲信号320的幅度。其运算处理逻辑如下:
[0055]
【权利要求】
1.一种时钟恢复电路，其特征在于，包括: 相位鉴别器，用于对输入的判决信号和判决误差信号进行相位误差检测，得到相位误差值，所述判决信号为从对端发送来的信号经过处理后得到的数字信号的估算值，所述判决误差信号为所述数字信号与所述估算值之间的误差，所述数字信号反映了对端的时钟的信息； 环路滤波器，用于滤除所述相位误差值的高频部分，得到低频相位误差值； 相位扫描器，用于根据控制信号和数据信号产生脉冲信号； 数字压控振荡器，用于根据所述低频相位误差值和所述脉冲信号进行运算，得到相位调节信号，所述相位调节信号用于驱动相位选择器对一本地时钟进行相位选择，以恢复出所需的时钟信号，其中所述所需的时钟信号跟踪所述对端的时钟。
2.如权利要求1所述的时钟恢复电路，其特征在于，所述相位扫描器具体用于经过第一预定时间间隔，产生所述脉冲信号，用于驱动所述数字压控振荡器产生的所述相位调节信号发生跳变，直到所述判决误差信号的大小满足预定条件。
3.如权利要求2所述的时钟恢复电路，其特征在于，所述相位扫描器还用于根据所述判决误差信号的大小，调整所述脉冲信号的幅度。
4.如权利要求1至3中任一项所述的时钟恢复电路，其特征在于，还包括相位累加器，耦合在在所述相位鉴别器和所述环路滤波器之间，用于对所述相位误差值进行累加并将累加后的相位误差值输出至所述环路滤波器。
5.如权利要求1至4中任一项所述的时钟恢复电路，其特征在于，所述相位鉴别器具体用于对所述判决误差信号做一拍延时并将延时后的判决误差信号与所述判决信号相乘，得到第一信号，对所述判决信号做一拍延时并将延时后的判决信号与所述判决误差信号相乘，得到第二信号，将第一信号减去第二信号，得到所述相位误差值。
6.如权利要求4所述的时钟恢复电路，其特征在于，所述相位累加器包括:累加单元和延时单元； 所述累加单元用于对相位鉴别器输出的所述相位误差值进行累加，并将累加后的相位误差值送给延时单元； 所述延时单元用于对所述累加后的相位误差值做延时，并每经过一个第二预定时间间隔后输出一个所述相位误差值的累加值，同时把延时单元的内容清零。
7.如权利要求1至6中任一项所述的时钟恢复电路，其特征在于，所述环路滤波器为二阶低通滤波器。
8.如权利要求1至7中任一项所述的时钟恢复电路，其特征在于，所述数字压控振荡器包括:无限脉冲响应滤波器，用于根据所述低频相位误差值和所述脉冲信号进行运算得到中间信号，将所述中间信号或该中间信号的高N比特作为所述相位调节信号，其中，N为自然数。
9.如权利要求4至8中任一项所述的时钟恢复电路，其特征在于，还包括:第一带宽调节器，耦合在所述相位累加器和所述环路滤波器之间，用于调节环路带宽。
10.如权利要求1至9中任一项所述的时钟恢复电路，其特征在于，还包括:第二带宽调节器，耦合在所述环路滤波器和所述数字压控振荡器之间，用于调节环路带宽。
11.一种通信设备，具有权利要求1-10中任一项所述的时钟恢复电路，该通信设备工作于所述时钟恢复电路产生的所述所需的时钟信号。
【文档编号】H04L7/00GK104202138SQ201410441203
【公开日】2014年12月10日 申请日期:2014年9月1日 优先权日:2014年9月1日
【发明者】邱炳森, 尹法纪, 张锐 申请人:深圳市海思半导体有限公司