捷变频信号产生系统及方法
【专利摘要】本发明涉及无线通信【技术领域】，公开了一种捷变频信号产生系统及方法。系统包括主控机、FPGA器件、DDS芯片和矢量信号源；其中，主控机连接矢量信号源，对矢量信号源的中心频率进行设置；主控机还同时连接FPGA器件，为其提供频点控制参数；FPGA器件根据频点控制参数产生符合输出格式要求的基带信号以及对DDS芯片的配置数据；DDS芯片根据配置数据输出两路同步调制信号送给矢量信号源的I、Q端口；矢量信号源根据主控机的设置，在I、Q端口输入信号中加入基带信号进行调制，完成捷变频信号的模拟输出。本发明利用FPGA器件、DDS芯片及矢量信号源实现信号捷变频，有效降低了生成捷变频信号时的频率切换时间。
【专利说明】 捷变频信号产生系统及方法
【技术领域】
[0001]本发明涉及无线通信【技术领域】，尤其是涉及一种捷变频信号产生系统及方法。
【背景技术】
[0002]捷变频信号是相邻发射脉冲或脉冲组间的载波频率在一定范围内高速随机跳变的信号，是一种非平稳信号。捷变频信号主要应用于雷达、通信、电子对抗等研究领域中，在这些领域中，不同场所中使用的无线设备遇到的干扰源频率各不相同，甚至有时同一场所的不同时段出现的干扰频率也不相同。尤其是在电子对抗领域普遍使用窄带杂波干扰的情况下，为能有效地避开这些干扰频率，无线设备应具有快速改变选用频道的能力，捷变频信号就是这类设备用来抵抗干扰保持正常工作的一种方式。
[0003]当前捷变频信号的实现方法通常有直接模拟法、间接数字法和直接输出合成法，其中直接模拟法是最常用的方式。现有技术中采用直接模拟法时，通过外部接口输入基带信号，通过有线或无线的 LAN (Local Area Network,局域网)或 GPIB (General-PurposeInterface Bus，通用接口总线)接口控制调制设备的输出频率及功率，从而实现对输入基带信号的模拟调制输出。由于该方式的频率切换时间由仪器本身指标来确定，而一般采用LAN或GPIB接口进行控制的设备的切换时间通常为毫秒级(约10ms)，很难满足按特定信号格式要求的捷变频信号输出的各工作频点切换的时间要求。
【发明内容】
[0004]针对现有技术中存在的上述缺陷，本发明所要解决的技术问题是如何有效降低生成捷变频信号时的频率切换时间。
[0005]为解决上述技术问题，本发明提供了一种捷变频信号产生系统，该系统包括:主控机、FPGA器件、DDS芯片和矢量信号源；其中，
[0006]所述主控机连接所述矢量信号源，对所述矢量信号源的中心频率进行设置；
[0007]所述主控机还同时连接所述FPGA器件，为其提供频点控制参数；
[0008]所述FPGA器件根据所述频点控制参数产生符合输出格式要求的基带信号以及对所述DDS芯片的配置数据；
[0009]所述DDS芯片根据配置数据输出两路同步调制信号送给所述矢量信号源的1、Q端Π ；
[0010]所述矢量信号源根据所述主控机的设置，在1、Q端口输入信号中加入基带信号进行调制，完成捷变频信号的模拟输出。
[0011 ] 优选地，所述系统中，所述主控机通过GPIB接口连接所述矢量信号源。
[0012]优选地，所述矢量信号源包括1、Q两个输入端口、一个射频输出端口、两个混频器和一个加法器；
[0013]其中，1、Q端口分别接收所述DDS芯片产生的两路同步调制信号，在其中同时加入所述FPGA器件产生的基带信号后分别被送入所述两个混频器；[0014]所述两个混频器还分别接收本振信号和移相90°后的本振信号，其中I端口信号与移相90°后的本振信号混频、Q端口信号与本振信号混频；
[0015]所述加法器对混频后的两路信号进行叠加，通过所述射频输出端口输出。
[0016]优选地，所述DDS芯片采用双通道直接数字频率合成器。
[0017]另一方面，本发明还同时提供一种捷变频信号产生方法，所述方法包括步骤:
[0018]主控机对矢量信号源的中心频率进行设置；
[0019]当需要矢量信号源产生捷变频信号输出时，主控机将工作频点参数写入FPGA器件；
[0020]FPGA器件根据参数计算工作频点频率与中心频率的相对频差，配置DDS芯片的频率控制寄存器，并产生符合信号格式要求的基带信号；
[0021]DDS芯片的双通道根据相对频差分别输出两个同步调制信号，与基带信号一起送入矢量信号源的1、Q端口 ；
[0022]矢量信号源根据中心频率及1、Q端口的输入信号调制产生捷变频信号。
[0023]优选地，所述矢量信号源根据中心频率及1、Q端口的输入信号调制产生捷变频信号的步骤进一步包括:
[0024]矢量信号源根据中心频率产生本振信号和移相90°后的本振信号；
[0025]I端口的输入信号与移相90°后的本振信号混频，Q端口的输入信号与本振信号混频；
[0026]混频后的两路信号进行叠加得到捷变频信号。
[0027]优选地，所述方法中，假设本次捷变频信号想得到的跳频信号为y (t) =Acos (w+ A Wi) t ;贝丨J
[0028]矢量信号源的中心频率被设置为w ；
[0029]FPGA器件中计算的第i个工作频点频率与中心频率的相对频差为A Wi，产生的基带信号为A ；
[0030]DDS芯片输出的两个同步调制信号为cos ( A WiO和sin ( A WiO ,加上基带信号A后送入 1、Q 端口 的分别为 I=Acos ( A WiO , Q= - Asin (Awi1:)。
[0031]本发明提供了一种捷变频信号产生系统及方法，利用FPGA器件、DDS芯片及矢量信号源实现信号捷变频，其原理是通过控制DDS芯片产生两路同步基带信号，利用矢量信号源的1、Q信号调制能力使其模拟输出特定信号格式的捷变频调制信号。由于FPGA器件、DDS芯片的数字电路可控性强，信号频率稳定所需时间短，可以迅速实现不同工作频点信号间的切换，因而本发明的方案尤其适用于实现工作频率及参数实时变化、频率切换时间为微秒级的捷变频信号的产生。
【专利附图】
【附图说明】
[0032]图1为本发明的一个实施例中捷变频信号产生系统的结构示意图。
[0033]图2为本发明的一个优选实施例中矢量信号源的结构示意图。
【具体实施方式】
[0034]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例为实施本发明的较佳实施方式，所述描述是以说明本发明的一般原则为目的，并非用以限定本发明的范围。本发明的保护范围应当以权利要求所界定者为准，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0035]矢量信号源是一种数字信号源，其通常用来产生矢量信号，即数字通信中用的调制信号，其内置宽带I (同相)、Q (正交)调制器，可以提供I/Q调制信号。基于矢量信号源的1、Q信号调制能力，本发明提出了一种利用矢量信号源产生捷变频信号的方法，模拟产生了符合特定信号格式要求的捷变频信号。
[0036]参见图1，在本发明的一个实施例中，捷变频信号产生系统包括:主控机、FPGA (Field Programmable Gate Array,场编程门阵列)器件、DDS (Direct DigitalSynthesizer，直接数字式频率合成器)芯片和矢量信号源；其中，主控机通过GPIB接口连接矢量信号源，完成对矢量信号源的中心频率、输出功率及其他功能设置；主控机还同时连接FPGA器件，为其提供频点控制参数；FPGA器件根据频点控制参数产生符合输出格式要求的基带信号以及对DDS芯片的配置数据；DDS芯片根据配置数据输出两路同步调制信号送给矢量信号源的1、Q端口 ；矢量信号源根据主控机的设置，在1、Q端口输入信号中加入基带信号进行调制，完成捷变频信号的模拟输出。
[0037]进一步参见图2，在本发明的优选实施例中，矢量信号源包括1、Q两个输入端口和一个射频输出端口，1、Q端口分别接收DDS芯片产生的两路同步调制信号，其中同时还加入了 FPGA器件产生的基带信号后分别被送入两个混频器；本振信号和移相90°后的本振信号也分别被送入两个混频器，I端口信号与移相90°后的本振信号混频、Q端口信号与本振信号混频；混频后的两路信号进行叠加，通过射频输出端口输出。
[0038]对于矢量信号源，其射频输出信号可以表不为相对于时间t的函数:
[0039]y (t) =Icos (wt)+Qsin (wt)(I)
[0040]假设本次捷变频信号想得到的跳频信号为:
[0041]y (t) =Acos (w+Δ Wi) t(2)
[0042]其中，A为信号幅度，w为中心频率，Awi为第i个频点的相对频差；对式(2)进行转化得:
[0043]y (t) =Acos (wt) cos ( Δ Wi1:) - Asin (wt) sin ( Δ Wi1:)(3)
[0044]可以看出，只需令I=Acos(AWit) ,Q= - Asin(Awjt),上述式(3)即可转化为式(I)的形式；也就是说，如果想要矢量信号源输出式(2)的跳频信号，只需控制其1、Q端口输入的信号分别为Acos ( Δ Wi1:)和-Asin(AWit)即可。
[0045]基于上述原理，本发明中利用主控机指定矢量信号源的中心频率，并将工作频点信息写入FPGA器件，利用FPGA器件和DDS芯片的数字处理能力，产生响应速度快、稳定可控的输出信号提供给矢量信号源的1、Q端口。
[0046]其中，在本发明的优选实施例中，DDS芯片采用双通道直接数字频率合成器，该芯片有两个DDS内核，能够提供2个内部同步、独立编程的输出通道；可进行独立频率、相位和幅度控制。DDS芯片输出最大频率250MHz，频率稳定时间为微秒级(< 50us)。
[0047]在本发明的 另一个优选实施例中，捷变频信号产生方法包括步骤:
[0048]主控机对矢量信号源的中心频率进行设置；[0049]当需要矢量信号源产生调制信号输出时，主控机将工作频点参数写入FPGA器件；
[0050]FPGA器件根据参数计算工作频点频率与中心频率的相对频差，配置DDS芯片的频率控制寄存器，并产生符合信号格式要求的基带信号；
[0051]DDS芯片的双通道根据相对频差分别输出两个同步调制信号，与基带信号一起送入矢量信号源的1、Q端口 ；
[0052]矢量信号源根据中心频率及1、Q端口的输入信号调制产生捷变频信号。
[0053]在更优选的实施例中，矢量信号源的中心频率被设置为w’第i个工作频点频率与中心频率的相对频差为Awi,基带信号为A，DDS芯片输出的两个同步信号为C0S(AWit)和sin ( A WiO ,加上基带信号A后送入1、Q端口的分别为I=Acos (Awi1:), Q= - Asin(Awjt)；由此根据上述公式，矢量信号源输出的跳频信号频率为w+AWi。同理如果I=AcoS(AWit)，Q=Asin ( A Wit)，矢量信号源输出的跳频信号频率为W- A Wi。通常情况下矢量信号源输出的模拟信号带宽为400MHz，则可接受的A WiS 200MHz。由于DDS芯片输出最大频率为250MHz，故本发明可满足设计要求。
[0054]本发明提供了一种捷变频信号产生系统及方法，利用FPGA器件、DDS芯片及矢量信号源实现信号捷变频，其原理是通过控制DDS芯片产生两路同步基带信号，利用矢量信号源的1、Q信号调制能力使其模拟输出特定信号格式的捷变频调制信号。由于FPGA器件、DDS芯片的数字电路可控性强，信号频率稳定所需时间短，可以迅速实现不同工作频点信号间的切换，因而本发明的方案尤其适用于实现工作频率及参数实时变化、频率切换时间为微秒级的捷变频信号的产生，使得信号频率的捷变更为迅速，设备反应能力更强。
[0055]上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
【权利要求】
1.一种捷变频信号产生系统，其特征在于，所述系统包括:主控机、FPGA器件、DDS芯片和矢量信号源；其中， 所述主控机连接所述矢量信号源，对所述矢量信号源的中心频率进行设置； 所述主控机还同时连接所述FPGA器件，为其提供频点控制参数； 所述FPGA器件根据所述频点控制参数产生符合输出格式要求的基带信号以及对所述DDS芯片的配置数据； 所述DDS芯片根据配置数据输出两路同步调制信号送给所述矢量信号源的1、Q端口 ；所述矢量信号源根据所述主控机的设置，在1、Q端口输入信号中加入基带信号进行调制，完成捷变频信号的模拟输出。
2.根据权利要求1所述的系统，其特征在于，所述系统中，所述主控机通过GPIB接口连接所述矢量信号源。
3.根据权利要求1所述的系统，其特征在于，所述矢量信号源包括1、Q两个输入端口、一个射频输出端口、两个混频器和一个加法器； 其中，1、Q端口分别接收所述DDS芯片产生的两路同步调制信号，在其中同时加入所述FPGA器件产生的基带信号后分别被送入所述两个混频器； 所述两个混频器还分别接收本振信号和移相90°后的本振信号，其中I端口信号与移相90°后的本振信号混频、Q端口信号与本振信号混频； 所述加法器对混频后的两路信号进行叠加，通过所述射频输出端口输出。
4.根据权利要求1所述的系统，其特征在于，所述DDS芯片采用双通道直接数字频率合成器。
5.一种捷变频信号产生方法，其特征在于，所述方法包括步骤: 主控机对矢量信号源的中心频率进行设置； 当需要矢量信号源产生捷变频信号输出时，主控机将工作频点参数写入FPGA器件；FPGA器件根据参数计算工作频点频率与中心频率的相对频差，配置DDS芯片的频率控制寄存器，并产生符合信号格式要求的基带信号； DDS芯片的双通道根据相对频差分别输出两个同步调制信号，与基带信号一起送入矢量信号源的1、Q端口 ； 矢量信号源根据中心频率及1、Q端口的输入信号调制产生捷变频信号。
6.根据权利要求5所述的方法，其特征在于，所述矢量信号源根据中心频率及1、Q端口的输入信号调制产生捷变频信号的步骤进一步包括: 矢量信号源根据中心频率产生本振信号和移相90°后的本振信号； I端口的输入信号与移相90°后的本振信号混频，Q端口的输入信号与本振信号混频； 混频后的两路信号进行叠加得到捷变频信号。
7.根据权利要求5所述的方法，其特征在于，所述方法中，假设本次捷变频信号想得到的跳频信号为y (t) =Acos (w+ A Wi) t ;贝丨J 矢量信号源的中心频率被设置为w ； FPGA器件中计算的第i个工作频点频率与中心频率的相对频差为Awi,产生的基带信号为A ； DDS芯片输出的两个同步调制信号为Cos(AWit)和Sin(AWit),加上基带信号A后送入I、Q 端口的 分别为 I=Acos ( Δ Wit)，Q= - Asin ( Δ wit)。
【文档编号】H04B1/7136GK103532589SQ201310473503
【公开日】2014年1月22日 申请日期:2013年10月11日 优先权日:2013年10月11日
【发明者】郭智华, 陈琳, 张文雯 申请人:四川九洲电器集团有限责任公司