专利名称：一种基于arm开发的嵌入式调制解调器的利记博彩app
技术领域：
本实用新型涉及一种调制解调系统，尤其涉及一种基于ARM开发的嵌入式调制解调器。
背景技术：
ARM是无线连接解决方案的核心，在手机市场中占据着90%以上的市场份额，并在蓝牙市场中占领先地位。ARM的处理器和物理IP平台(包括已针对具体铸造工艺进行优化的逻辑IP、嵌入式内存IP和接口 IP)组合共同提供实时性能、较小的Code size和高效的协议栈代码。从Zigbee到LTE_A，ARM通过节能的处理器、系统IP、物理IP和开发工具提供符合标准处理要求的解决方案。由于无线调制解调器产品上市前，要做大量调试和测试工作，ARM跟踪和调试解决方案在开发中起着非常重要的作用。ARM RealView开发套件通过较高的代码密度获得效率最高的代码，是一套理想的开发工具。随着很多调制解调器现在都采用Thumb-2指令集，选择最新的ARM编译器和调试工具变得日益重要。从嵌入在层I逻辑电路中替换状态机的小型控制器到可以运行LTE-A协议栈的高效控制器，ARM都有适合的解决方案。 发明内容基于此，有必要提供一种基于ARM开发的嵌入式调制解调器。本实用新型的技术方案如下:一种基于ARM开发的嵌入式调制解调器，包括一由内存存储器、与所述内存存储器连接的静态内存控制器、一与所述静态内存控制器连接并处理整个ARM平台数据的处理器，还包括:一控制所述ARM平台的微控制器控制总线、一由所述静态内存控制器控制的计数器、一内置在所述ARM平台中，受所述微控制器控制总线控制的3G/4G基带、与所述处理器连接的数模转换器和模数转换器以及与所述数模转换器和模数转换器连接并相互收发信号的调制解调器。进一步的，所述内存存储器为一存储静态内存数据和闪存数据的存储器。进一步的，所述静态内存控制器外置有一 SPI接口。进一步的，所述3G/4G基带为一 zigbee网络和一 LTE-A网络。本实用新型相对于现有技术，具有如下的优点和有益效果:(I)采用ARM开发的控制器可以带来效率方面收益，使用Thumb-2及快速中断处理，意味着可以通过降低系统频率来降低功耗，有助于降低成本；(2)通过使用先进的控制器，可以降低功耗和减小芯片面积，通过合理选择单元库可以进一步在功耗、性能和晶片面积方面有所改进，用最低的漏电和最小面积的存储和逻辑达到所需的性能。
图1为本实用新型一实施例的基于ARM开发的嵌入式调制解调器的结构框图。
具体实施方式
一种基于ARM (Advanced RISC Machines ;高级指令计算机)平台的嵌入式调制解调系统，包括一由内存存储器、与所述内存存储器连接的静态内存控制器、一与所述静态内存控制器连接并处理整个ARM平台数据的处理器，还包括:一控制所述ARM平台的微控制器控制总线、一由所述静态内存控制器控制的计数器、一内置在所述ARM平台中，受所述微控制器控制总线控制的3G/4G基带(指兼容3G和4G的基带)、与所述处理器连接的数模转换器和模数转换器以及与所述数模转换器和模数转换器连接并相互收发信号的调制解调器。在一优选实施例中，如图1所示，该基于ARM开发的嵌入式调制解调器采用一是以高速 8051 内核为基础 C8051F12 处理器，ADC (Analog-to-Digital Converter ;模数转换器)和DAC (Digital-to-Analog Converter ;数模转换器)分别是12位模数转换器和12位数模转换器，所述静态内存控制器包括为一 128 kB闪存以及内部电压参考可高达100ksps的可程序资料产出能力的ROM和RAM，所述调制解调器采用Si2457 ISO调制解调器，其能提供UART (Universal Asynchronous Receiver/Transmitter,通用异步接收/发送装置)界面、整合式ROM和RAM内存、数字信号处理器和AT (Attention ;提醒)命令支持，所述C8051F120与ISO调制解调器的结合能提供的弹性、整合度以及混合信号性能，其通过12位的模数转换器和12位的数模转换器的通信连接以及配合使用，使得系统在设计远程管理和监控应用、动态库存管理、保全系统和冗余式连结资料路径冗余连接途径能更方便使用。此调制解调系统还包含西林科实验室的TCP/IP配置向导，它能产生支持目录结构和程序架构以及描述所选择之协议组态的特殊链接库，大幅简化协议堆栈目的码的汇入过程，该系统还通过设计人员可描述应用软件的每个产生步骤，进而加快嵌入式调制解调器的设计。该系统还采用CMX Micronet协议堆栈，这套可靠的协议堆栈适合嵌入式调制解调器应用。所述的3G/4G基带为一 ZIGBEE/LTE或LTE-A逻辑基带，LTE (Long TermEvolution;长期演进)和 LTE-A (Long Term Evolution-Advanced;长期演进)能快速控制以提供很高的数据传输速度·和调制解调器处理器。采用如Cortex_R4和ARM1156T2的高效处理器可用于降低频率并支持使用低泄漏电池和更低的系统电压。通过使用先进的控制器，可以降低功耗和减小芯片面积。通过合理选择单元库可以进一步在功耗、性能和晶片面积方面有所改进，用最低的漏电和最小面积的存储和逻辑达到所需的性能。诸如Cortex-MO、Cortex-M3和ARM968E的小型处理器可以满足更灵活处理层I需求而不会增加芯片成本。为了保持系统的低频，可以通过Coresight来使用和调试多个控制器。此外，该系统还米用一 AMBA 总线(Advanced Microcontroller BusArchitecture ;高级微控制器总线架构)，其提供了一种特殊的机制，可将处理器集成在其它IP芯片核新和外设中，2.0版AMBA标准定义了三组总线:AMBA高性能总线、AMBA系统总线和AMBA外设总线。AMBA高性能总线用来研发宽带宽处理器芯核的片上总线，还有应用于高性能、高时钟频率的系统模块，它构成了高性能的系统骨干总线。它主要支持的特性是:数据突发传输，数据分割传输，流水线方式，以及一个周期内完成总线主设备对总线控制权的交接、单时钟沿操作和内部无三态实现，其为一种更宽的数据总线宽度，通过使用对arm模块的共同主干进行定义，这有助于设计的重复使用。上述实施例仅为本实用新型较佳的实施方式，但本实用新型的实施方式不受上述实施例的限制，其他任何未背离本实用新型的精神实质与原理下所作的改变、修饰、替代、组合、简化，均 应为等效的置换方式，都包含在本实用新型的保护范围之内。
权利要求1.一种基于ARM开发的嵌入式调制解调器，包括一由内存存储器、与所述内存存储器连接的静态内存控制器、一与所述静态内存控制器连接并处理整个ARM平台数据的处理器，其特征在于还包括:一控制所述ARM平台的微控制器控制总线、一由所述静态内存控制器控制的计数器、一内置在所述ARM平台中，受所述微控制器控制总线控制的3G/4G基带、与所述处理器连接的数模转换器和模数转换器以及与所述数模转换器和模数转换器连接并相互收发信号的调制解调器。
2.根据权利要求1所述的一种基于ARM开发的嵌入式调制解调器，其特征在于:所述内存存储器为一存储静态内存数据和闪存数据的存储器。
3.根据权利要求1所述的一种基于ARM开发的嵌入式调制解调器，其特征在于:所述静态内存控制器外置有一 SPI接口。
4.根据权利要求1所述的一种基于ARM开发的嵌入式调制解调器，其特征在于:所述3G/4G基带为一 zigbee网络和一 LTE-A网络。
专利摘要本实用新型涉及一种基于ARM开发的嵌入式调制解调器，包括一由内存存储器、与内存存储器连接的静态内存控制器、一与静态内存控制器连接并处理整个ARM平台数据的处理器，还包括一控制ARM平台的微控制器控制总线、一由静态内存控制器控制的计数器、一内置在ARM平台中，受微控制器控制总线控制的3G/4G基带、与所述处理器连接的数模转换器和模数转换器以及与所述数模转换器和模数转换器连接并相互收发信号的调制解调器。本实用新型通过使用先进的控制器，可以降低功耗和减小芯片面积，通过合理选择单元库可以进一步在功耗、性能和晶片面积方面有所改进，用最低的漏电和最小面积的存储和逻辑达到所需的性能。
文档编号H04M11/06GK203120012SQ20122074000
公开日2013年8月7日 申请日期2012年12月30日 优先权日2012年12月30日
发明者陈林 申请人:龙门县华信高新科技有限公司