专利名称：H.264高清数字视频实时编码系统的利记博彩app
技术领域：
本实用新型涉及数字视频处理技术领域，特别是一种H.264高清数字视频实时编码系统。
背景技术：
目前存在多种视频压缩标准，H.264/AVC是由IS0/IEC运动图像专家组(MPEG)与ITU 一 T视频编码专家组(VCEG)联手制定的最新视频编码标准。其主要特点是具有更高的编码效率和更好的网络适应性。与目前最流行的MPEG-2压缩标准相比，在相同重构图像质量条件下，H.264/AVC大约能节约50%的码流。H.264/AVC优异的性能使其在高清数字电视广播、视频实时通信等方面有着广泛的应用前景。由于H.264编码算法的高复杂度性，在编码系统实现上，目前主要有基于FPGA解决方案、基于DSP解决方案以及采用ASIC方案等方法。FPGA与DSP方案使用方便灵活，但相对成本较高。
发明内容有鉴于此，本实用新型的目的是提供一种H.264高清数字视频实时编码系统，它相对于MPEG-2编码系统，在同等图像质量下，具有更高效的压缩效率和更可靠的网络传输特性。本实用新型采用以下方案实现:一种H.264高清数字视频实时编码系统，其特征在于包括:一视频输入接口模块，用以高清视频信号的采集、色彩空间转换和上下采样；一 H.264编码模块，该H.264编码模块的输入端与所述视频输入接口模块连接，对所述视频输入接口模块输出的信号进行实时编码；一 TS流输出模块，该TS流输出模块将所述H.264编码模块输出的并行TS数据流转换成高速串行输出；以及一嵌入式微处理器模块，该嵌入式微处理器模块通过控制总线与所述的视频输入接口模块、H.264编码模块、TS流输出模块连接；所述的嵌入式微处理器模块还连接有IXD显示模块、一调试接口和一网络监控模块。在本实用新型一实施例中，还包括本地监控接口电路，所述的本地监控接口电路与所述的嵌入式微处理器模块连接。在本实用新型一实施例中，还包括面板控制电路，所述的面板控制电路与所述的嵌入式微处理器模块连接。在本实用新型一实施例中，所述的视频输入接口模块HDMI高清视频输入接口和模拟视频输入接口。本实用新型是一种针对H.264标准的高清数字视频实时压缩编码系统，本实用新型专利的特点有:系统采用了高效的视频接收接口和H.264专用编码芯片，能够保证在对输入高清视频信号进行采集/转换以及编码压缩时的准确性和的实时性；采用了功能丰富的主控和操作系统，使得系统具有本地监控、网络监控、LCD显示和面板控制等功能，可满足用户对系统的多样性操作。其不仅可应用于视频广播编码、媒体网管、视频监控等商用产品中，而且也可用于数字媒体适配器、高清视频会议终端、IP视频电话和高清网络摄像机等消费类产品中。此外，本实用新型设计不仅电路简单，系统体积小，而且同时具有功耗低、成本低等特点。
图1是本实用新型的系统结构框图。图2是本实用新型实施例的具体结构框图。图3是视频输入接口模块主要芯片的功能结构图。图4是视频输入接口模块控制软件流程图。图5是H.264编码模块中H.264实时编码芯片功能结构图。图6是嵌入式微处理器模块初始化配置流程图。图7是系统控制软件流程图。图8是系统面板控制方式流程图。
具体实施方式
以下结合附图及实施例对本实用新型做进一步说明。如图1所示，一种H.264高清数字视频实时编码系统，其特征在于包括:一视频输入接口模块，用以高清视频信号的采集、色彩空间转换和上下采样；一 H.264编码模块，该
H.264编码模块的输入端与所述视频输入接口模块连接，对所述视频输入接口模块输出的信号进行实时编码；一 TS流输出模块，该TS流输出模块将所述H.264编码模块输出的并行TS数据流转换成高速串行输出；以及一嵌入式微处理器模块，该嵌入式微处理器模块通过控制总线与所述的视频输入接口模块、H.264编码模块、TS流输出模块连接；所述的嵌入式微处理器模块还连接有IXD显示模块、一调试接口和一网络监控模块。请参照图2，图2是本实用新型实施例的具体结构框图，在本实施例中，主要由视频输入接口模块11、TS流输出模块13、H.264编码模块12、嵌入式微处理器模块15、IXD显示模块16、调试接口 17、网络监控模块16、本地监控接口电路19、面板控制20等组成。其中LCD显示模块16负责实时显示编码系统的运行状态，包括指示固件错误，视频格式错误，视频丢失，当前编码视频的分辨率和码率等。调试接口 17，负责对系统的控制软件进行下载和调试，具有升级系统的功能。本系统支持高清视频信号(1920X1080P、1920X10801、1440X 10801、1280X720p)和标清视频信号的H.264视频格式的实时编码。嵌入式微处理器模块的MCU采用基于ARM9内核的S3C2440，利用SiI9135芯片设计了 HDMI高清视音频输入接口，并运用ADV7401、CS5361设计了模拟视音频输入接口，ASI输出接口则通过CY7B923实现。从HDMI输入的视音频数据以及经过AD转换的视频音频信号都送到FSTD16211中进行输入信号的选择，MCU通过设置XOE端，选择不同的视音频数据信号进行实时编码。另夕卜，用户通过以太网接口，实时对编码系统进行监视和控制，获取编码系统的工作状态并对编码参数进行配置。[0025]为了让一般技术人员更好的理解本实用新型，下面针对本实用新型应用的各模块结合软件流程做进一步说明，要说明的是，本实用新型要求保护的是硬件电路结构特征，对于软件的描述不要求保护。请继续参见图2，图中视频输入接口模块11，包括HDMI高清视频输入接口和模拟视频输入接口。HDMI具有高速信号传输和带宽利用率高等特点，可以实现未压缩的高分辨率视频和多声道音频数据的稳定传输。系统采用支持HDMI1.3规范的专用芯片SiI9135，其芯片结构如图3所示。该芯片在音频上支持DTS — HD和Dolby True HD格式；在视频上支持10位/12位的颜色深度和1080P@60Hz视频格式。芯片内部具有预先编程的HDCP密钥，可提供高级别的HDCP密钥安全机制。模拟视频输入采用ADV7401来实现，ADV7401是高性能的单片多格式视频解码器，内置采样频率高140 MHz的ADC。本实用新型具有多个模拟视频输入端口，包括有S-video、YPbPr、CVBS接口标准，最高支持1080i的高清视频信号输入，允许PAL、NTSC、SECAM的标准视频，输出YCrCb的数字视频信号将送到ASIC编码器中进行编码。该视频输入接口模块的控制软件流程如图3所示。初始化工作完成后，MCU发出热检测使能信号，芯片进入等待HDMI信号的工作状态。当有效的HDMI线缆接入时，软件通过检测相关寄存器识别有信号输入的TMDS通道口并使能相应的DDC通道。HDMI发送端在DDC通道使能后通过读取和解析EDID，选择一种能够被支持的音视频信号进行传输。随后软件进入等待HDCP认证步骤，这个过程大概需要100ms。HDCP认证通过后，HDMI中相关的寄存器被置位，HDCP解密模块开始对TMDS的视频数据解码。如果接收到的视频信号是稳定并且是被支持的，软件开始通过AVI中的视频辅助信息包识别输入视频的格式和计算视频同步信息，并配置与色彩空间转换、上/下采样和信号输出相关的寄存器。当HDMI1300收到稳定的音频信号后，软件通过AVI中的音频辅助信息包计算音频采样率Fs和音频时钟MCLK，配置输出I2S/SPDIF音源、音频FIFO映射图和音频输出通道等。视音频模块配置完成后，启动相关的输出模块，输出符合要求的音视频信号到编码器模块进行压缩编码处理。H.264编码模块12采用MB86H56芯片实现，其内部电路组成框图如图5所示，主要包括视频编解码、音频编解码，视音频输入输出接口、系统复用解复用以及主机控制接口等模块。该芯片视频输入和输出支持SMPTE274M、SMPTE296M-2001以及ITU-R BT.656-4标准，支持高清视频信号1920 X 1080P、1920 X 10801、1280 X 720p和标清视频信号，音频信号输入输出则通过I2S实现。主机控制接口 HOST工作于串行或者并行方式，外部MCU可以通过该接口完成对该编码芯片的参数设置与控制。TS流输出模块13通过ASI接口实现，采用CY7B923芯片。CY7B923是一种用于点对点之间高速串行数据通信的发送芯片，可兼容DVB-AS1、光纤、IBM ESCON及SMPTE-259M等多种传输协议，适用于光纤、同轴电缆和双绞线等传输媒介。编码模块输出的TS流通过CY7B923完成数据流数据到ASI信号的编码，输出270Mbps的串行信号，然后通过脉冲变压器芯片完成ASI信号的驱动及稱合输出。嵌入式微处理器模块15用于控制整个系统的工作过程，采用嵌入式单芯片系统S3C2440实现。S3C2440是基于一个支持实时仿真和跟踪的16/32位ARM9 TDM1-STM CPU。对代码规模有严格控制的应用可使用16位Thumb模式将代码规模降低超过30%，而性能的损失却很小。其内部包含16 KB静态RAM、256KB Flash存储器、2个UART、高速I2C接口(400 kbit/s)、2个SPI接口、9个外部中断。内部还集成了向量中断控制器，可配置优先级和向量地址；其外部存储器接口可将存储器配置成4组，每组的容量达16Mb，数据宽度为8/16/32位。S3C2440外部存储器接口配置成4组，分别接Flash、SRAM、实时编码芯片以及以太网控制器，每个模块的起始地址分别为0x80000000、0x81000000、0x82000000以及0x83000000,分别通过四个外部存储器配置寄存器BCFGO——BCFG4进行设置。在控制软件0S14设计方面，采用嵌入式操作系统Linux实现，软件流程分为初始化配置和系统运行控制两个模块。该软件模块主要完成视频音频输入接口的初始化，ASI输出接口初始化、以太网以及编码芯片的初始化，并根据面板以及以太网接口进行编码参数配置。编码参数主要包括视频格式的选择，压缩码率、视音频PID以及PCR PID等。初始化配置流程如下图6所示，初始化完成了系统通信接口功能的配置，主要的应用函数有:串口初始化，I2C初始化SPI初始化，定时器初始化以及LED状态初始化等。初始化工作完成之后，系统运行控制如图7所示，进入系统主循环h264system_run O函数，它完成了系统功能控制和状态信息处理，是整个控制软件的核心。网络监控模块18、本地监控接口电路19和面板控制20，满足系统能够通过本地PC或者网络实时获取编码系统的检测数据和工作状态，并对编码方式、编码图像的质量、码率、分辨率等进行控制。本地控制主要采用UART。面板控制方式如图8所示，在MCU上开辟了三个按键，分别是=SWl-通道切换、SW2-操作模式切换、SW3-编码的开始/结束。远程控制利用以太网方式实现。本设计基于SNMP协议，SNMP是工作在UDP协议之上，使用UDP传输服务来实现数据报传送。网络管理站对编码器状态的监视和控制主要通过查询代理MIB中相应对象的值来完成，要获得编码状态时，管理站向编码器代理发送GetRequest，GetNextRequest报文，设置编码器时则发送SetRequest报文，代理都以GetResponse报文应答。本新型设计同时利用代理向管理站发出陷阱的方式产生Trap报文，为编码设备向管理站报告故障和状态变化提供了通道。以上所述仅为本实用新型的较佳实施例，凡依本实用新型申请专利范围所做的均等变化与修饰，皆应属本实用新型的涵盖范围。
权利要求1.一种H.264高清数字视频实时编码系统，其特征在于包括: 一视频输入接口模块，用以高清视频信号的采集、色彩空间转换和上下采样； 一 H.264编码模块，该H.264编码模块的输入端与所述视频输入接口模块连接，对所述视频输入接口模块输出的信号进行实时编码； 一 TS流输出模块，该TS流输出模块将所述H.264编码模块输出的并行TS数据流转换成高速串行输出；以及 一嵌入式微处理器模块，该嵌入式微处理器模块通过控制总线与所述的视频输入接口模块、H.264编码模块、TS流输出模块连接；所述的嵌入式微处理器模块还连接有IXD显示模块、一调试接口和一网络监控模块。
2.根据权利要求1所述的H.264高清数字视频实时编码系统，其特征在于:还包括本地监控接口电路，所述的本地监控接口电路与所述的嵌入式微处理器模块连接。
3.根据权利要求1所述的H.264高清数字视频实时编码系统，其特征在于:还包括面板控制电路，所述的面板控制电路与所述的嵌入式微处理器模块连接。
4.根据权利要求1所述的H.264高清数字视频实时编码系统，其特征在于:所述的视频输入接口模块HDMI高清视频输入接口和模拟视频输入接口。
专利摘要本实用新型涉及一种H.264高清数字视频实时编码系统，其特征在于包括一视频输入接口模块，用以高清视频信号的采集、色彩空间转换和上下采样；一H.264编码模块，该H.264编码模块的输入端与所述视频输入接口模块连接，对所述视频输入接口模块输出的信号进行实时编码；一TS流输出模块，该TS流输出模块将所述H.264编码模块输出的并行TS数据流转换成高速串行输出；以及一嵌入式微处理器模块。本实用新型采用了高效的视频接收芯片和H.264多媒体处理芯片，能够保证对输入高清视频信号进行采集/转换以及编码压缩时的准确性和的实时性；其不仅电路简单，系统体积小，而且同时具有功耗低、成本低等特点。
文档编号H04N7/50GK203057365SQ201220607839
公开日2013年7月10日 申请日期2012年11月17日 优先权日2012年11月17日
发明者郑明魁, 苏凯雄, 杨秀芝, 苏财贵 申请人:福州大学