专利名称：一种可升级字库的视频字符叠加装置的利记博彩app
技术领域：
本实用新型属于安防监控领域，尤其是一种可升级字库的视频字符叠加装置。
背景技术：
在安防监控领域中，大量地使用诸如云台等前端设备，这些前端设备要求能显示云台信息或菜单。现有的视频字符叠加方案，均采用MB90092字符叠加芯片与FLASH存储芯片直接连接，而FLASH存储芯片中的数据也是生产厂家出厂前写好，而在使用过程中无法修改，难以实现字库的升级功能。
发明内容本实用新型的目的在于克服现有技术的不足，提供一种设计合理并可方便修改FLASH数据的可升级字库的视频字符叠加装置。本实用新型解决其技术问题是采取以下技术方案实现的一种可升级字库的视频字符叠加装置，包括单片机、字符叠加芯片、视频放大缓冲电路和FLASH存储芯片，单片机与字符叠加芯片相连接，该字符叠加芯片与视频放大缓冲电路相连接，所述的单片机连接一可编程逻辑器件，该可编程逻辑器件分别与字符叠加芯片和FLASH存储芯片相连接。而且，所述的可编程逻辑器件是FPGA或CPLD。而且，所述的字符叠加芯片为MB90092字符叠加芯片。本实用新型的优点和积极效果是本实用新型设计合理，在字符叠加芯片与FLASH存储芯片之间设置一可编程逻辑器件并与单片机相连接，单片机控制可编程逻辑器件实现在视频上叠加字符显示及对FLASH数据升级功能。
图I是本实用新型的电路框图。
具体实施方式
以下结合附图对本实用新型做进一步详述。一种可升级字库的视频字符叠加装置，如图I所示，包括单片机、字符叠加芯片MB90092、可编程逻辑器件、视频放大缓冲电路和FLASH存储芯片，单片机分别与字符叠加芯片MB90092和可编程逻辑器件相连接，该字符叠加芯片MB90092与视频放大缓冲电路相连接，可编程逻辑器件分别与字符叠加芯片MB90092及FLASH存储芯片相连接。在进行正常显示时，单片机向可编程逻辑器件发送命令读取FLASH中的数据并控制字符叠加芯片MB90092通过视频放大缓冲电路完成字符叠加显示功能；在需要对FLASH数据进行升级的时候，单片机向可编程逻辑器件发送升级指令和升级数据，可编程逻辑器件将升级数据写A FLASH存储芯片中，完成对FLASH中的数据的升级功能。在本实施例中，单片机选用STM32F103VCT6，可编程逻辑器件可以采用FPGA器件，也可以采用CPLD器件，在本实施例中，可编程逻辑器件选用Lattice的CPLD，芯片型号为LCMX02-1200HC-41G100C, FLASH 芯片采用 A29160UV。MB90092 的 ADRO 至 ADR20 管脚、DAO至DA7管脚和READ管脚与CPLD相连。CPLD的管脚与FLASH的地址管脚、数据管脚及控制读写的管脚相连。单片机除了控制云台的其他部分外，还用三个GPIO与MB90092相连，同时，单片机用SPI 口和CPLD相连，单片机的UART连接外部控制设备。本实用新型的工作原理为在进行字符显示的时候，单片机通过MB90092相连的三个GPIO向MB90092发指令控制字符显示。MB90092显示字符的时候需要从外部FLASH读取字符的点阵数据，它会通过ADRO至ADR20管脚，DAO至DA7管脚，READ管脚等管脚读取数据，这些管脚连接到CPLD，CPLD收到指令后从FLASH读取数据后转发给MB90092。当需要对FLASH中的字符点阵数据进行升级时，外部控制设备通过UART向单片机发送升级指令，单片机通过SPI向CPLD发送指令要求CPLD改变工作状态。CPLD收到指令后进入升级状 态，不响应MB90092的读取数据的请求。字符点阵数据由外围控制设备通过UART发送给单片机，单片机通过SPI转发给CPLD，CPLD通过与FLASH连接的数据管脚，地址管脚和控制管脚对FLASH进行擦除和编程操作。需要强调的是，本实用新型所述的实施例是说明性的，而不是限定性的，因此本实用新型包括并不限于具体实施方式
中所述的实施例，凡是由本领域技术人员根据本实用新型的技术方案得出的其他实施方式，同样属于本实用新型保护的范围。
权利要求1.一种可升级字库的视频字符叠加装置，包括单片机、字符叠加芯片、视频放大缓冲电路和FLASH存储芯片，单片机与字符叠加芯片相连接，该字符叠加芯片与视频放大缓冲电路相连接，其特征在于所述的单片机连接一可编程逻辑器件，该可编程逻辑器件分别与字符叠加芯片和FLASH存储芯片相连接。
2.根据权利要求I所述的一种可升级字库的视频字符叠加装置，其特征在于所述的可编程逻辑器件是FPGA或CPLD。
3.根据权利要求I所述的一种可升级字库的视频字符叠加装置，其特征在于所述的字符叠加芯片为MB90092字符叠加芯片。
专利摘要本实用新型涉及一种可升级字库的视频字符叠加装置，包括单片机、字符叠加芯片、视频放大缓冲电路和FLASH存储芯片，单片机与字符叠加芯片相连接，该字符叠加芯片与视频放大缓冲电路相连接，其主要技术特点是所述的单片机连接一可编程逻辑器件，该可编程逻辑器件分别与字符叠加芯片和FLASH存储芯片相连接。本实用新型设计合理，在字符叠加芯片与FLASH存储芯片之间设置一可编程逻辑器件并与单片机相连接，单片机控制可编程逻辑器件实现在视频上叠加字符显示及对FLASH数据升级功能。
文档编号H04N5/445GK202818461SQ20122048034
公开日2013年3月20日 申请日期2012年9月18日 优先权日2012年9月18日
发明者武付军, 张鹏 申请人:天津市亚安科技股份有限公司