专利名称：485接口的数据传输方法和装置的利记博彩app
技术领域：
本发明涉及数据传输技术，特别是涉及一种485接口的数据传输方法和装置。
背景技术：
485 接口是美国电子工业协会EIA (Electronic Industry Association)制定的一种串行物理接口标准，485接口也称作RS-485接口，RS是Recommended Standards(推荐标准)的缩写，485为标识号。RS-485的电气特性为逻辑“I”以两线间的电压差为+ (2飞) V (伏)表示；逻辑“O”以两线间的电压差为-(2飞)V表示。485接口信号电平较低，不易损坏接口电路的芯片。
485接口标准属于物理层电气规范，没有相对应的物理编码子层(PCS，Physical Coding Sublayer)。传统应用场合中485接口使用异步传输方式进行通讯，由于缺乏同步机制，采样点会产生可累积的漂移，长报文的接收会出现比特采样错误，通讯效率不高。发明内容
基于此，有必要针对通讯效率不高的问题，提供一种能够提高通讯效率的485接口的数据传输方法。
此外，还有必要提供一种能够提高通讯效率的485接口的数据传输装置。
一种485接口的数据传输方法，包括如下步骤
获取第一原始数据；
将所述第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据；
将所述直流平衡分块传输码数据进行并串转换；
发送经过并串转换后的数据。
一种485接口的数据传输装置，包括
获取模块，用于获取第一原始数据；
编码模块，用于将所述第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据；
并串转换模块，用于将所述直流平衡分块传输码数据进行并串转换；
发送模块，用于发送经过并串转换后的数据。
上述485接口的数据传输方法和装置，通过获取第一原始数据，将第一原始数据进行直流平衡编码，得到直流平衡分块传输码，将直流平衡分块传输码进行并串转换后进行发送。直流平衡(DC Balanced)编码将时钟(Clock)内嵌到数据码流(Bit stream)中， 可用于通过时钟数据恢复(⑶R，Clock Data Recovery)来完成数据同步,保证比特采样的可靠性，提高了 485接口的通讯效率。
图1为一个实施例中一种485接口的数据传输方法流程图2为一个实施例中一种485接口的数据传输装置的结构示意图3为图2编码模块的结构示意图4为另一个实施例中一种485接口的数据传输装置的结构示意图5a为未使用4B/5B编码的硬件结构示意图5b为使用4B/5B编码的硬件结构示意图6为一个实施例中一种485接口的数据传输方法逻辑框图7为可编程逻辑器件内部模块框架示意图。
具体实施方式
如图1所示，在一个实施例中，一种485接口的数据传输方法，包括如下步骤
步骤SI 10，获取第一原始数据。
本实施例中，获取应用层的微处理器所发送的第一原始数据。第一原始数据是指微处理器要发送的初始数据。微处理器能完成取指令、执行指令，以及与外界存储器和逻辑部件交换信息等操作，是微型计算机的运算控制部分。其他器件通过数据总线(Data Bus, DB·)与微处理器进行数据信息的交换。
步骤S130，将第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据。
本实施例中，直流平衡编码是使数据流中的I与O的数量保持相等或者保持固定差值的一种数据编码方法，通过在第一原始数据中取样，对取样获取的数据片段进行直流平衡编码，得到与数据片段对应的直流平衡分块传输码数据。采用直流平衡编码可以将时钟内嵌在直流平衡传输码中，便于采样接收，提高通讯效率。
具体的，可以根据获取的第一原始数据查询直流平衡编码表，对第一原始数据进行编码。因为一种直流平衡编码可以有多个自定义的编码表，所以该直流平衡编码表可以是预设的或者采用默认的。
其中，直流平衡编码可以是mBnB编码，如1B2B、3B4B、4B5B、5B6B、8B10B或者 17B18B等。相应的，编码直流平衡编码表可以是mBnB编码表，如4B5B编码表或者8B10B 编码表。4B5B编码可以是把4比特(能表示24=16种信息)的O或者I变成5比特(能表示 25=32种信息)的O或者1，如将0001用01001表示。5比特中的16种编码对应4比特中的16种信息，另外8中编码表示控制信息，剩下8中编码不用。传统的485接口的字符传输方式通讯效率为72. 7%，而采用4B5B编码后通讯效率可以达到80%。
mBnB编码的电平实现可以采用MLT_3(Multi_Level Transmit,三阶基带编码)，或者NRZ I编码(No Return Zero-1nverse，非归零反相编码)等信号编码。如，先进行4B/5B 编码，再进行MLT-3编码，或者先进行8B/10B编码，在进行NRZ编码。
此外，在对第一原始数据编码前，需对第一原始数据分别添加帧头和帧尾，然后将添加帧头和帧尾的第一原始数据进行直流平衡编码。
步骤S150，将直流平衡分块传输码数据进行并串转换。
本实施例中，将采样后经过直流平衡编码的直流平衡分块传输码数据进行并串转换，将编码后的数据转换成串行数据，以符合485收发器的串行传输的工作方式。不改变原有的485收发器可以方便升级，节约成本。
步骤S170，发送经过并串转换的数据。
本实施例中，发送经过并串转换的直流平衡分块码数据。可以通过双工模式或者半双工模式进行发送。
在一个实施例中，一种485接口的数据传输方法，还包括将接收到的数据进行串并转换，得到并行数据，将并行数据进行直流平衡解码，得到第二原始数据的步骤。
具体的，接收数据时与发送数据时相反，对应地将接收到的数据进行串并转换，然后将得到的并行数据进行直流平衡解码，解码时可以根据相应的编码表进行解码，还原第二原始数据，供微处理器处理。接收数据可以采用差分接收，即根据两个输入端的差值来获取信号中的信息，可以避免数据接收的误差。
第一原始数据和第二原始数据可相同，两个微处理器中一个发送第一原始数据， 另一个接收并还原为第二原始数据，第一原始数据和第二原始数据为同一数据。
本实施例中，获取串行数据后还包括检测串行数据中的帧头，分析帧头对采样点进行校准，根据校准后的采样点进行数据采样的步骤，根据串行数据中的时钟以及帧头对采样点校准，从而保证获取正确的采样数据，然后对采样数据进行直流平衡解码。最后将去掉帧头和帧尾的解码数据发送到微处理器。去掉帧头和帧尾的解码数据即为第二原始数据。
上述485接口的数据传输方法，通过获取第一原始数据，将第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据，将直流平衡分块传输码数据进行并串转换后进行发送。直流平衡(DC Balanced) 编码将时钟(Clock)内嵌到数据码流(Bit stream)中， 可用于通过时钟数据恢复(⑶R，Clock Data Recovery)来完成数据同步,保证比特采样的可靠性，提高了 485接口的通讯效率。
如图2所示，在一个实施例中，一种485接口的数据传输装置，包括获取模块210、 编码模块230、并串转换模块250和发送模块270。
获取模块210，用于获取第一原始数据。
本实施例中，获取模块210获取应用层的微处理器所发送的第一原始数据。第一原始数据是指微处理器要发送的数据。微处理器能完成取指令、执行指令，以及与外界存储器和逻辑部件交换信息等操作，是微型计算机的运算控制部分。其他器件通过数据总线 (Data Bus, DB)与微处理器进行数据信息的交换。
编码模块230，用于将第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据。
本实施例中，直流平衡编码是使数据流中的I与O的数量保持相等或者保持固定差值的一种数据编码方法，通过在第一原始数据中取样，编码模块230对取样获取的数据片段进行直流平衡编码，得到与数据片段对应的直流平衡分块传输码数据，采用直流平衡编码可以将时钟内嵌在直流平衡传输码中，便于采样接收，提高通讯效率。
具体的，如图3所示，编码模块230包括查询单元231和编码单元233，查询单元 231用于根据获取的原始数据查询预设的直流平衡分块编码表，编码单元233用于根据直流平衡分块编码表对原始数据进行编码，得到直流平衡分块传输码数据。查询单元231根据获取的原始数据查询直流平衡编码表，然后编码单元233对原始数据进行编码。因为一种直流平衡编码可以有多个自定义的编码表，所以该直流平衡编码表可以是预设的或者采用默认的。
具体的，直流平衡编码可以是mBnB编码，如1B2B、3B4B、4B5B、5B6B、8B10B或者 17B18B等。相应的，编码直流平衡编码表可以是mBnB编码表，如4B5B编码表或者8B10B编码表。编码模块230进行4B5B编码可以是把4比特(能表示24=16种信息)的O或者I变成5比特(能表示25=32种信息)的O或者1，如将0001用01001表示。5比特中的16种编码对应4比特中的16种信息，另外8中编码表示控制信息，剩下8中编码不用。传统的485 接口的字符传输方式通讯效率为72. 7%，而采用4B5B编码后通讯效率可以达到80%。
mBnB编码的电平实现可以采用MLT_3(Multi_Level Transmit,三阶基带编码)，或者NRZ I编码(No Return Zero-1nverse，非归零反相编码)等信号编码。如，先进行4B/5B 编码，再进行MLT-3编码，或者先进行8B/10B编码，在进行NRZ编码。
此外，编码模块230需先对第一原始数据添加帧头帧尾，然后将添加帧头和帧尾的第一原始数据进行直流平衡编码。
并串转换模块250，用于将直流平衡分块传输码数据进行并串转换。
本实施例中，并串转换模块250将采样后进过直流平衡编码的直流平衡分块传输码数据进行并串转换，将编码后的数据转换成串行数据，以符合485收发器的串行传输的工作方式。不改变原有的485收发器可以方便升级，节约成本。
发送模块270，用于发送经过并串转换的数据。
本实施例中，发送模块270发送经过并串转换的直流平衡分块码数据。可以通过双工模式或者半双工模式进行发送。
如图4所示，在一个实施例中，一种485接口的数据传输装置，除了包括获取模块 210、编码模 块230、并串转换模块250和发送模块270，还包括串并转换模块350、解码模块 370、校准模块310和采样模块330。其中
校准模块310，用于获取串行数据，检测所述串行数据中的帧头，根据所述帧头进行采样点校准。
采样模块330，根据校准后的采样点对所述串行数据进行采样。
根据串行数据中的时钟以及帧头对采样点校准，从而保证获取正确的采样数据， 然后对采样数据进行直流平衡解码。
串并转换模块350，用于将接收到的数据进行串并转换，得到并行数据。接收到的数据即为采样的串行数据。
解码模块370，用于将并行数据进行直流平衡解码，得到第二原始数据。
本实施例中，串并转换模块350将接收到的串行数据进行串并转换，得到并行数据，解码模块370将并行数据进行直流平衡解码，得到第二原始数据。接收数据时与发送数据时相反，对应地将接收到的数据进行串并转换，然后将得到的并行数据进行直流平衡解码，解码时可以根据相应的编码表进行解码，还原原始数据，供微处理器处理。接收数据可以采用差分接收，即根据两个输入端的差值来获取信号中的信息，可以避免数据接收的误差。最后将去掉帧头和帧尾的解码数据发送到微处理器。去掉帧头和帧尾的解码数据即为第二原始数据。第一原始数据和第二原始数据保持相同。两个微处理器中一个发送第一原始数据，另一个接收并还原为第二原始数据，第一原始数据和第二原始数据为同一数据。
上述485接口的数据传输装置，通过获取第一原始数据，将第一原始数据进行直流平衡编码，得到直流平衡分块传输码，将直流平衡分块传输码进行并串转换后进行发送。直流平衡(DC Balanced)编码将时钟(Clock)内嵌到数据码流(Bit stream)中，可用于通过时钟数据恢复(⑶R，Clock Data Recovery)来完成数据同步,保证比特采样的可靠性,提高了 485接口的通讯效率。
下面结合一个具体的实施例来说明上述485接口的数据传输方法和装置。如图5a 和图5b所示，4B/5B编/解码工作在本案中使用可编程逻辑器件实现，可编程逻辑器件包括编码模块230、并串转换模块250、串并转换模块310和解码模块330。本实施例中4B/5B 编解码的相关工作，由可编程逻辑器件完成。微处理器仅涉及到应用层的处理，不涉及到物理层以及相关子层。原来的485接口通讯需要使用微处理器和485收发器共同完成；本发明在原有485接口通讯基础上额外增加一个可编程逻辑器件，作为桥梁连接在原有二者之间。本案使用的微处理器无特定型号规格要求，继续沿用原有通讯方案中的微处理器即可。 485接口设备升级方便，节约成本。如图6所示，原始数据在应用层和可编程逻辑器件之间进行交换，可编程逻辑器件对原始数据进行编码或者对串行数据进行解码，485收发器与可编程逻辑器件之间进行串行数据的交换。如图7所示，可编程逻辑器件可分为发送部分和接收部分，发送部分的工作包括从微处理器中获取原始数据，在原始数据中添加帧头和帧尾，然后查询4B/5B编码表对添加帧头和帧尾的原始数据进行编码，并将编码后的数据进行并串转换，最后通过发送数据接口发送并串转换后的数据到高速485收发器，由收发器与另一个485接口进行通信；接收部分的工作包括通过接收数据接口获取来自高速485收发器的串行数据，进行帧头检测确定采样点和采样点同步校准，然后对采样数据进行串并转换，将串并转换后的数据进行解码，可以通过查询4B/5B解码表进行解码，最后剥除数据中的帧头帧尾，将还原的数据发送到微处理器。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。 因此，本发明专利的保护范围应以所附权利要求为准。
权利要求
1.一种485接口的数据传输方法，包括如下步骤 获取第一原始数据； 将所述第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据； 将所述直流平衡分块传输码数据进行并串转换； 发送经过并串转换后的数据。
2.根据权利要求1所述的485接口的数据传输方法，其特征在于，所述将所述第一原始数据进行直流平衡编码，得到直流平衡传输码数据的步骤为 根据获取的第一原始数据查询预设的直流平衡分块编码表； 根据直流平衡分块编码表对原始数据进行编码，得到直流平衡分块传输码数据。
3.根据权利要求2所述的485接口的数据传输方法，其特征在于，所述将所述第一原始数据进行直流平衡编码，得到直流平衡传输码数据的步骤为 根据获取的第一原始数据查询预设的4B/5B编码表； 根据4B/5B编码表对第一原始数据进行编码，得到4B/5B编码数据。
4.根据权利要求1所述的485接口的数据传输方法，其特征在于，所述方法还包括如下步骤 将接收到的数据进行串并转换，得到并行数据； 将所述并行数据进行直流平衡解码，得到第二原始数据。
5.根据权利要求4所述的485接口的数据传输方法，其特征在于,所述将接收到的数据进行串并转换，得到并行数据的步骤为 获取串行数据，检测所述串行数据中的帧头，根据所述帧头进行采样点校准，根据校准后的采样点对所述串行数据进行采样，并将采样数据进行串并转换。
6.一种485接口的数据传输装置，其特征在于，包括 获取模块，用于获取第一原始数据； 编码模块，用于将所述第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据； 并串转换模块，用于将所述直流平衡分块传输码数据进行并串转换； 发送模块，用于发送经过并串转换后的数据。
7.根据权利要求6所述的485接口的数据传输装置，其特征在于，所述编码模块包括 查询单元，用于根据获取的第一原始数据查询预设的直流平衡分块编码表； 编码单元，用于根据直流平衡分块编码表对第一原始数据进行编码，得到直流平衡分块传输码数据。
8.根据权利要求7所述的485接口的数据传输装置，其特征在于，所述查询单元还用于根据获取的第一原始数据查询预设的4B/5B编码表；所述编码单元还用于根据4B/5B编码表对第一原始数据进行编码，得到4B/5B编码数据。
9.根据权利要求6所述的485接口的数据传输装置，其特征在于，所述装置还包括 串并转换模块，用于将接收到的数据进行串并转换，得到并行数据； 解码模块，用于将所述并行数据进行直流平衡解码，得到第二原始数据。
10.根据权利要求9所述的485接口的数据传输装置，其特征在于，所述装置还包括 校准模块，用于获取串行数据，检测所述串行数据中的帧头，根据所述帧头进行采样点校准； 采样模块，用于根据校准后的采样点对所述串行数据进行采样。
全文摘要
本发明提供一种485接口的数据传输方法和装置。所述方法包括获取第一原始数据；将所述第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据；将所述直流平衡分块传输码数据进行并串转换；发送经过并串转换后的数据。上述485接口的数据传输方法和装置，通过获取第一原始数据，将第一原始数据进行直流平衡编码，得到直流平衡分块传输码数据，将直流平衡分块传输码数据进行并串转换后进行发送。直流平衡编码将时钟内嵌到数据码流中，可用于通过时钟数据恢复来完成数据同步，保证比特采样的可靠性，提高了485接口的通讯效率。
文档编号H04L12/40GK103023610SQ201210486849
公开日2013年4月3日 申请日期2012年11月26日 优先权日2012年11月26日
发明者吴宏, 吕恕, 林成熙, 潘铜, 叶雄盛 申请人:固高科技(深圳)有限公司