专利名称：扫描电路、固态图像传感器和照相机的利记博彩app
技术领域：
本发明涉及扫描电路、固态图像传感器和照相机。
背景技术：
CMOS图像传感器或CXD图像传感器包括包含光电转换器的像素和包含读出电路的周边电路，所述读出电路用于读出通过像素光电转换的信号。特别是在CMOS图像传感器中，读出电路的功能得到提升。例如，存在能够切换分辨率或读出速度的读出电路。日本专利公开N0.2004-304688公开了一种固态图像传感器，该固态图像传感器包括包含多个单位寄存器的扫描电路和用于将所述多个单位寄存器的输入/输出信号的连接路径切换到正常操作模式或缩小操作模式的选择电路。在正常操作模式中，选择电路串联连接多个单位寄存器。在缩小操作模式中，选择电路通过包括跳跃连接的连接路径来连接多个单位寄存器，通过所述跳跃连接来连接由一个或多个寄存器分离的单位寄存器。在缩小操作模式中，来自多个单位寄存器的输出信号同时变得有效，所以多个像素的信号被混合。在日本专利公开N0.2004-304688中描述的布置要求包括跳跃连接的连接路径和开关，所以面积不可避免地增加。并且，当在日本专利公开N0.2004-304688中描述的布置中作为信号混合目标的像素的数量增加时，连接路径和开关的数量变得巨大，这使得布置复杂化。
发明内容
本发明提供有利于简化布置并使模式多样化的技术。本发明的第一方面提供一种扫描电路，该扫描电路包括通过串联连接多个单位电路配置的移位寄存器和控制所述移位寄存器的控制单元，其中各单位电路包括接收脉冲信号的输入端子、输出脉冲信号的输出端子以及控制端子，所述多个单位电路被分成多个组，在第一模式中，所述控制单元向所述多个组的各单位电路的控制端子供给时钟信号，由此操作所述多个单位电路以响应于时钟信号移位脉冲信号，以及在第二模式中，所述控制单元向所述多个组中的至少一个组的单位电路的控制端子供给将所述至少一个组的单位电路作为缓冲器来操作的逻辑电平，并向所述多个组的其它组的单位电路的控制端子供给时钟信号，由此操作所述其它组的各单位电路以响应于时钟信号将从布置在所述其它组的各单位电路的输入侧的单位电路的输出端子输出的脉冲信号传送到布置在所述其它组的各单位电路的输出侧的单位电路的输入端子，并在一个时间段内输出来自所述至少一个组的单位电路和布置在所述至少一个组的输入侧的单位电路的脉冲信号。本发明的第二方面提供一种固态图像传感器，该固态图像传感器包括:多个像素被布置为配置多个行和多个列的像素阵列；被配置为从所述多个行选择作为信号读取目标的行的垂直扫描电路；以及被配置为从所述多个列选择作为信号读取目标的列的水平扫描电路，其中，所述垂直扫描电路和所述水平扫描电路中的至少一个包括上述扫描电路。
本发明的第三方面提供一种照相机，该照相机包括:上述固态图像传感器；以及被配置为处理来自所述固态图像传感器的输出信号的处理器。(参照附图)根据示例性实施例的如下描述，本发明的其它特征将变得清晰。
图1是示出本发明的实施例的固态图像传感器的布置的示意性示图；图2是示出本发明的第一实施例的水平扫描电路的布置的示图；图3是当本发明的第一实施例的水平扫描电路通过第一模式(全像素模式)操作时的时序图；图4是当本发明的第一实施例的水平扫描电路通过作为第二模式(缩小模式)的子模式的1/2缩小模式操作时的时序图；图5是当本发明的第一实施例的水平扫描电路通过作为第二模式(缩小模式)的子模式的1/3缩小模式操作时的时序图；图6是示出本发明的第二实施例的水平扫描电路的布置的示图；图7是当本发明的第二实施例的水平扫描电路通过作为第二模式(缩小模式)的子模式的1/2缩小模式操作时的时序图；图8是当本发明的第二实施例的水平扫描电路通过作为第二模式(缩小模式)的子模式的1/3缩小模式操作时的时序图；图9是示出本发明的第三实施例的水平扫描电路的布置的示图；图10是当本发明的第三实施例的水平扫描电路通过作为第二模式(缩小模式)的子模式的1/2缩小模式操作时的时序图；图11是当本发明的第三实施例的水平扫描电路通过作为第二模式(缩小模式)的子模式的1/3缩小模式操作时的时序图；图12是当本发明的第二实施例的水平扫描电路通过作为第二模式(缩小模式)的子模式的1/2缩小模式操作时的时序图；图13是当本发明的第二实施例的水平扫描电路通过作为第二模式(缩小模式)的子模式的1/3缩小模式操作时的时序图；以及图14是示出本发明的实施例的固态图像传感器中的控制单元的配置例子的示图。
具体实施例方式以下参照图1解释本发明的实施例的固态图像传感器。固态图像传感器I包括像素阵列PA、垂直扫描电路108和水平扫描电路105。通过布置多个像素101以配置多个行和多个列，形成像素阵列PA。垂直扫描电路108包括用于从像素阵列PA中的多个行选择作为信号读取目标的行的扫描电路。水平扫描电路105包括用于从像素阵列PA中的多个列选择作为信号读取目标的列的扫描电路。固态图像传感器I还可包括多个列读出电路102、多个列选择开关103、共用输出线104和放大器电路106。每个列读出电路102通过列信号线从与通过垂直扫描电路108从像素阵列PA中的多个行选择的行相对应的列中的像素101读出信号。每个列选择开关103在从水平扫描电路105输出的选择信号107 (107a至107f)中的相应一个的逻辑电平变为有效电平时被接通，并且连接相应的列读出电路和共用输出线104。放大器电路106放大发送到共用输出线104的信号并输出放大后的信号。本发明的扫描电路可被应用到例如水平扫描电路105和垂直扫描电路108。当本发明的扫描电路被应用到例如水平扫描电路105时，来自扫描电路的输出信号可被供给到列选择开关103。当本发明的扫描电路被应用到例如垂直扫描电路108时，传送信号、复位信号和行选择信号可基于来自扫描电路的输出信号被产生，并被供给到各行上的像素。各像素可包括光电转换器、浮动扩散区(floating diffusion)、传送晶体管、放大器晶体管、复位晶体管和行选择晶体管。传送晶体管根据传送信号将在光电转换器中累积的电荷传送到浮动扩散区。放大器晶体管将与浮动扩散的电势对应的信号输出到列信号线。复位晶体管根据复位信号将浮动扩散的电势复位。行选择晶体管根据行扫描信号变得有效，并使得放大器晶体管驱动列信号线。以下，作为实际的例子，将解释把本发明的扫描电路应用到水平扫描电路105的例子。固态图像传感器I或水平扫描电路105包括作为操作模式的第一模式和第二模式。第一模式是固态图像传感器I从多个像素输出多个信号的模式。第二模式是固态图像传感器I对于每批的多个像素输出一个信号的模式。第一模式可以是例如固态图像传感器I从像素阵列PA中的所有像素输出信号的模式。第一模式可被称为例如全像素模式。第二模式可以是例如从多个像素的信号获得从固态图像传感器I输出的每个信号的模式。从多个像素的信号获得来自固态图像传感器I的每个输出信号的方法的例子是合成(例如，相加或取平均)多个像素的信号的方法以及从多个像素的信号选择一个信号的方法(即，排除其它像素的方法)。第二模式可被称为例如缩小模式。以下将解释第二模式包括作为子模式的1/2缩小模式和1/3缩小模式的例子。1/2缩小模式是从两个像素的信号获得来自固态图像传感器I的每个输出信号的模式。1/3缩小模式是从三个像素的信号获得来自固态图像传感器I的每个输出信号的模式。图2示出本发明的第一实施例的水平扫描电路105的布置。第一实施例的水平扫描电路105支持第一模式和第二模式(1/2缩小模式和1/3缩小模式)。水平扫描电路105包括通过串联连接多个单位电路201配置的移位寄存器SR和用于控制移位寄存器SR的控制单元204。各单位电路201包括用于接收脉冲信号的输入端子IN、用于接收第一控制信号的控制端子(第一控制端子)CNT1、用于接收第二控制信号的控制端子(第二控制端子)CNT2和用于输出脉冲信号的输出端子OUT。各单位电路201还包括第一反相器202a、第二反相器202b、第一开关203a和第二开关203b。第一开关203a被布置在输入端子IN与第一反相器202a的输入端子之间,第二开关203b被布置在第一反相器202a的输出端子与第二反相器202b的输入端子之间。第二反相器202b的输出端子可以是单位电路201的输出端子。多个单位电路201被分成多个组。在图2所示的例子中，多个单位电路201被分成第一组G1、第二组G2、第三组G3和第四组G4。例如，通过重复布置第一组、第二组、第三组和第四组的单位电路201来配置扫描电路105。第一控制信号Φ IA和第二控制信号Φ2Α分别通过控制信号线205被供给到第一组Gl的单位电路201的控制端子CNTl和CNT2。第一控制信号Φ IB和第二控制信号Φ 2B分别通过控制信号线205被供给到第二组G2的单位电路201的控制端子CNTl和CNT2。第一控制信号Φ IC和第二控制信号Φ2(:分别通过控制信号线205被供给到第三组G3的单位电路201的控制端子CNTl和CNT2。第一控制信号Φ ID和第二控制信号Φ 2D分别通过控制信号线205被供给到第四组G4的单位电路201的控制端子CNTl和CNT2。在各单位电路201中，第一控制端子CNTl和第二控制端子CNT2分别与第一开关203a和第二开关203b连接。第一开关203a在要被供给到第一控制端子CNTl的第一控制信号变为有效电平时被接通，第二开关203b在要被供给到第二控制端子CNT2的第二控制信号变为有效电平时被接通。当具有相反相位的时钟信号(例如，Φ1Α和Φ2Α)作为控制信号被供给到控制端子CNTl和CNT2时，各单位电路201响应于时钟信号将供给到输入端子IN的脉冲信号输出到输出端子OUT。这是移位寄存器SR中的一个移位操作。当用于接通开关203a和203b的逻辑电平(即，有效电平)作为控制信号被供给到控制端子CNTl和CNT2时，各单位电路201用作缓冲器。
在第一模式中，控制单元204向多个组61、62、63和64中的各单位电路201的控制端子CNTl和CNT2供给时钟信号，从而操作多个单位电路201以响应于时钟信号移位脉冲信号。即，在第一模式中，控制单元204操作多个单位电路201以响应于时钟信号移位供给到第一单位电路201的开始脉冲(tSP。在第二模式中，控制单元204将用于把多个组Gl、G2、G3和G4中的至少一个组的单位电路201作为缓冲器操作的逻辑电平供给到所述至少一个组的单位电路201的控制端子CNTl和CNT2。并且，在第二模式中，控制单元204将时钟信号供给到所述多个组中的其它组的单位电路201的控制端子CNTl和CNT2。从而，控制单元204操作所述其它组的各单位电路201，以响应于时钟信号将从布置在所述其它组的各单位电路201的输入侧的单位电路201的输出端子OUT输出的脉冲信号传送到布置在所述其它组的各单位电路201的输出侧的单位电路201的输入端子IN。因此，在第二模式中，至少一个组的单位电路201和布置在该至少一个组的输入侧的单位电路201在一个时间段中输出脉冲信号。本实施例通过使用多个单位电路201来简单地配置移位寄存器SR并改善将被供给到移位寄存器SR的控制信号，可以实现多个模式。因此，实施例提供有利于简化配置并使模式多样化的水平扫描电路或扫描电路。图14示出控制单元204的实际配置例子。通过使用时钟信号CLK产生控制信号Φ1Α、Φ2Α、Φ1Β、Φ2Β、Φ 1C、Φ20, Φ ID 和 Φ2 。在第一模式中，具有相反相位的时钟信号被产生为控制信号Φ1Α和Φ2Α,
具有相反相位的时钟信号被产生为控制信号Φ IB和Φ2Β,具有相反相位的时钟信号被产生为控制信号Φ1〇和Φ2(3,以及具有相反相位的时钟信号被产生为控制信号Φ ID和Φ20。在第二模式中，控制信号Φ1Α和Φ2Α对、控制信号Φ1Β和Φ2Β对、控制信号Φ1〇和Φ2(:对和控制信号Φ 和Φ2 对中的至少一对被控制到使得单位电路201用作缓冲器的逻辑电平。在第二模式中，如第一模式中那样，控制信号Φ IA和Φ2Α对、控制信号Φ IB和Φ2Β对、控制信号Φ1(:和Φ2(:对和控制信号Φ 和Φ 2D对中的其它对是具有相反相位的时钟信号。
例如，当包括固态图像传感器I的图像感测系统中的控制系统将模式选择信号SEL_BS置为高电平时，控制信号Φ1Β和Φ2Β变为将这些控制信号被供给到的单位电路201作为缓冲器操作的逻辑电平(在这种情况下，为高电平)。类似地，当模式选择信号SEL_C被设置为高电平时，控制信号Φ1(:和Φ2(:变为将这些控制信号被供给到的单位电路201作为缓冲器操作的逻辑电平(在这种情况下，为高电平)。类似地，当模式选择信号SEL_D被设置为高电平时，控制信号ΦΠ)和Φ 2D变为将这些控制信号被供给到的单位电路201作为缓冲器操作的逻辑电平(在这种情况下，为高电平)。类似地，当模式选择信号SEL_A被设置为高电平时，控制信号Φ1Α和Φ2Α变为将这些控制信号被供给到的单位电路201作为缓冲器操作的逻辑电平·(在这种情况下，为高电平)。图3是当图2所示的水平扫描电路105在第一模式(全像素模式)中操作时的时序图。在第一模式中，水平扫描电路105作为与时钟信号同步地移位开始脉冲CtSP的简单移位寄存器来操作。从控制单元204输出到控制信号线205的控制信号Φ1Α和Φ2Α是具有相反相位的时钟信号。这类似地应用到控制信号Φ1Β和Φ2Β对、控制信号Φ1(:和Φ2(:对和控制信号Φ 和Φ2 对。Φ1Α、Φ1Β、Φ1(:和Φ ID同时从高电平转变到低电平，并同时从低电平转变到高电平。类似地，Φ2Α、Φ2Β、Φ2(:和Φ2 同时从高电平转变到低电平，并同时从低电平转变到高电平。第一开关203a在第一控制信号Φ1Α、Φ1Β、Φ IC和Φ ID处于高电平时被接通，第二开关203b在第二控制信号Φ2Α、Φ2Β、Φ2(:和Φ 2D处于高电平时被接通。从连续的单位电路201输出的选择信号107a 107f (即，从移位寄存器SR输出的选择信号)与Φ2Α、Φ2Β、Φ2(:和Φ 2D同步地依次变为有效电平。在这种情况下，通过多个列读出电路102读出的信号被依次输出到共用输出线104。因此，所有像素(所有列和行中的像素)的信号从固态图像传感器I被输出。图4是当图2所示的水平扫描电路105在作为第二模式(缩小模式)的子模式的1/2缩小模式中操作时的时序图。在1/2缩小模式中,水平扫描电路105操作来在时钟信号CLK的一个周期中选择两个列。从控制单元204输出到控制信号线205的控制信号Φ 1Β、Φ2Β、Φ 和Φ 2D的逻辑电平固定为高电平。在这种情况下，控制信号Φ1Β、Φ2Β、Φ ID和Φ2 被供给到的单位电路201用作由两个反相器202a和20b配置的缓冲器。因此，选择信号107b成为相对于选择信号107a具有由反相器202a和202b以及开关203a和203b引起的延迟的信号，但是选择信号107a和107b几乎同时转变。这类似地适用于选择信号107c与107d之间的关系和选择信号107e与107f之间的关系。在1/2缩小模式中，一次有两个列读出电路102与共用输出线104连接，因此，两个像素的信号被合成(相加或取平均)。因此，来自固态图像传感器I的输出图像中的水平像素的数量减少到1/2。图5是当图2所示的水平扫描电路105在作为第二模式(缩小模式)的子模式的1/3缩小模式中操作时的时序图。在1/3缩小模式中,水平扫描电路105操作来在时钟信号CLK的一个周期中选择三个列。从控制单元204输出到控制信号线205的控制信号Φ 1B、Φ2Β、Φ1(:和Φ2(:的逻辑电平固定为高电平。在这种情况下，控制信号Φ1Β和Φ2Β被供给到的单位电路201以及控制信号Φ1(:和Φ2(:被供给到的单位电路201用作由两个反相器202a和202b配置的缓冲器。相反,选择信号107b成为相对于选择信号107a具有由反相器202a和202b以及开关203a和203b引起的延迟的信号。并且，选择信号107c成为相对于选择信号107b具有由反相器202a和202b以及开关203a和203b引起的延迟的信号。但是，这些延迟是轻微的，选择信号107a、107b和107c几乎同时转变。这类似地适用于选择信号107d、107e和107f之间的关系。在1/3缩小模式中，一次有三个列读出电路102与共用输出线104连接，所以三个像素的信号被合成(相加或取平均)。因此，来自固态图像传感器I的输出图像中的水平像素的数量减少到1/3。虽然日本专利公开N0.2004-304688的图2省略了用于控制单位寄存器的控制信号，但是对于一个单位寄存器需要至少两个控制信号。另一方面，在第一实施例中，通过根据模式改变被供给到开关203a和203b的控制信号，将单位电路201作为与时钟信号同步的寄存器或缓冲器来操作。这不再需要在日本专利公开N0.2004-304688中描述的包括跳跃连接的连接路径和开关。并且，在第一实施例中，通过根据全像素模式、1/2缩小模式或1/3缩小模式来控制控制信号Φ1Α、Φ2Α、Φ1Β、Φ2Β、Φ 1C、Φ20, Φ ID和Φ 2D，可以用简单的布置来使模式多样化。由于在图像感测系统中对于选择性地使用多个图像尺寸和多个帧率存在强烈的需求，因此第一实施例对于这样的需求是有用的。虽然在以上的解释中控制信号Φ1Β、Φ2Β、Φ1 和Φ 2D在1/2缩小模式中被设置为高电平，但是控制信号Φ1Α、Φ2Α、Φ1(:和Φ2(:也可被设置为高电平。在本实施例中，形成水平扫描电路105的单位电路201被分成组1、组2、组3和组4，并且四个相应的控制信号线205对被形成。然而，当单位电路201被分成组1、组2、组3、组4、组5和组6并且6个控制信号线205对被形成时，可通过控制这些控制信号线来实现诸如1/2缩小模式、1/3缩小模式、1/4缩小模式、1/5缩小模式和1/6缩小模式的许多第二模式。将在下面解释本发明的第二实施例。注意，没有在第二实施例中提到的项目可遵循在第一实施例中描述的那些。图6示出本发明的第二实施例的水平扫描电路105的布置。注意，将在下面解释本发明的扫描电路被应用到水平扫描电路105的例子，但是本发明的扫描电路也可应用到垂直扫描电路108。在第一实施例的1/2缩小模式中，在选择信号107a和107b组、选择信号107c和107d组以及选择信号107e和107f组中的每一组中的转变定时之间存在轻微差异。类似地，在第一实施例的1/3缩小模式中，在选择信号107a、107b和107c组以及选择信号107d、107e和107f组中的每一组中的转变定时之间存在轻微差异。当不允许类似这样的转变定时之间的差异时，第二实施例是有用的。第二实施例的水平扫描电路105包括用于将从多个单位电路201中的每一个输出的脉冲信号的有效时间段限制为比时钟信号CLK的一个周期短的时间段的脉冲宽度限制电路206。脉冲宽度限制电路206可由门电路形成，例如用于将从单位电路201的输出端子OUT输出的脉冲信号整形的AND (与)门。在图6所示的例子中，脉冲宽度限制电路206由具有两个输入端子的AND门形成。整形信号ΦG被供给到AND门的一个输入端子，并且单位电路201的输出端子OUT与其另一输入端子连接。整形信号Φ6具有比时钟信号CLK(或基于时钟信号CLK生成为控制信号的时钟信号)的一个周期短的有效时间段。从单位电路201的输出端子OUT输出的脉冲信号的有效时间段受整形信号Φ6的有效时间段限制。图7是当图6所示的水平扫描电路105在作为第二模式(缩小模式)的子模式的1/2缩小模式中操作时的时序图 。通过脉冲宽度限制电路206输出的从单位电路201输出的选择信号107a和107b同时转变。这类似地应用到选择信号107c与107d之间的关系和选择信号107e与107f之间的关系。参照图7，虚线表示在图6所示的水平扫描电路105中当单位电路201具有大的延迟时的输出信号。图8是当图6所示的水平扫描电路105在作为第二模式(缩小模式)的子模式的1/3缩小模式中操作时的时序图。在1/2缩小模式中，控制信号Φ1Β和Φ2Β的逻辑电平不需要总是被设置为有效电平，也可仅在第二组G2的单位电路201必须用作缓冲器的时间段中被设置为有效电平，如图12所示。第二组G2和第四组G4的单位电路201必须用作缓冲器的时间段是包括时钟信号CLK的转变定时但比时钟信号CLK的一个周期短的时间段。同样在1/3缩小模式中，控制信号Φ1Β和Φ2Β以及控制信号Φ1(:和Φ2(:的逻辑电平也不需要总是被设置为有效电平。如图13所示，这些控制信号的逻辑电平也可仅在第二组G2和第三组G3的单位电路201必须用作缓冲器的时间段中被设置为有效电平。将在下面解释本发明的第三实施例。注意，没有在第三实施例中提到的项目可遵循在第一实施例和第二实施例中描述的那些。图9示出本发明的第三实施例的水平扫描电路105的布置。注意，将在下面解释本发明的扫描电路被应用到水平扫描电路105的例子，但是本发明的扫描电路也可被应用到垂直扫描电路108。在第一实施例和第二实施例中，通过合成多个像素的信号并输出合成信号来减少输出信号的数量。在第三实施例中，通过不输出多个像素的一些信号来减少输出信号的数量。第三实施例的水平扫描电路105包括门电路207。门电路207可由例如AND门形成。在图9所示的例子中，门电路207由具有两个输入端子的AND门形成。输出控制信号Φ6Α, Φ6Β, cjiGC或Φ⑶被供给到AND门的一个输入端子，并且单位电路201的输出端子
OUT与其另一输入端子连接。在第一模式中，门电路207使从形成移位寄存器SR的多个单位电路201输出的所有脉冲信号通过。在作为第二模式的子模式的1/2缩小模式中，门电路207仅使从单位电路201中的在一个时间段中输 出脉冲信号的任三个单位电路201所输出的脉冲信号通过。即，在作为第二模式的子模式的1/2缩小模式中，门电路207阻挡从除了在该时间段中输出脉冲信号的单位电路201以外的单位电路201所输出的脉冲信号。输出控制信号Φ6Α、Φ6Β, <tGC或Φ⑶分别被供给到用于第一组Gl、第二组G2、第三组G3和第四组G4的单位电路201的门电路207的输入端子。与第二实施例中的整形信号类似，输出控制信号Φ6Α、Φ6Β、Φ6(:或Φ⑶也可被用于将脉冲信号整形。即，输出控制信号Φ6Α、C^GBjGC或Φ⑶也可以是具有比时钟信号CLK的一个周期短的有效时间段的信号。在输出控制信号Φ6Α、Φ6Β, cjiGC或Φ⑶处于有效电平的时间段中，来自单位电路201的输出信号通过门电路207。图10是当图9所示的水平扫描电路105在作为第二模式(缩小模式)的子模式的1/2缩小模式中操作时的时序图。在图10所示的本例子中，输出控制信号Φ6Β和(tGD的逻辑电平固定为低电平，输出控制信号Φ6Α和CtGC与第二实施例的整形信号类似。选择信号107a、107c和107e依次变为有效电平，并且相应的列读出电路102与共用输出线104连接。因此，排除两个像素中的一个的信号。因此，来自固态图像传感器I的输出图像中的水平像素的数量减少到1/2。图11是当图9所示的水平扫描电路105在作为第二模式(缩小模式)的子模式的1/3缩小模式中操作时的时序图。在图11所示的本例子中，输出控制信号Φ6Β和cjiGC的逻辑电平固定为低电平，输出控制信号^GA和MD与第二实施例的整形信号类似。选择信号107a和选择信号107d依次变为有效电平，并且相应的列读出电路102与共用输出线104连接。因此，排除三个像素中的两个的信号。因此，来自固态图像传感器I的输出图像中的水平像素的数量减少到1/3。通过以上描述的第一到第三实施例解释了全像素模式、1/2缩小模式和1/3缩小模式的例子。然而，本发明也可应用到其它的缩小比。作为根据上述各实施例的固态图像传感器的应用例子，将在下面解释具有固态图像传感器的照相机。照相机的概念不仅包括其主要目的是图像感测的装置，而且包括具有图像感测功能作为辅助功能的装置(例如，个人计算机或便携式终端)。照相机包括在上述实施例中解释的根据本发明的固态图像传感器和用于处理来自固态图像传感器的输出信号的处理单元。该处理单元可包括A/D转换器和用于处理从A/D转换器输出的数字数据的处理器。虽然已参照示例性实施 例描述了本发明，但是应当理解的是，本发明不限于所公开的示例性实施例。以下的权利要求的范围应被赋予最宽泛的解释以包括所有这样的变更方式以及等同的结构和功能。
权利要求
1.一种扫描电路，包括通过串联连接多个单位电路配置的移位寄存器和控制所述移位寄存器的控制单元，其中 各单位电路包括接收脉冲信号的输入端子、输出脉冲信号的输出端子以及控制端子， 所述多个单位电路被分成多个组， 在第一模式中，所述控制单元向所述多个组的各单位电路的控制端子供给时钟信号，由此操作所述多个单位电路以响应于时钟信号移位脉冲信号，以及 在第二模式中，所述控制单元向所述多个组中的至少一个组的单位电路的控制端子供给将所述至少一个组的单位电路作为缓冲器来操作的逻辑电平，并向所述多个组的其它组的单位电路的控制端子供给时钟信号，由此操作所述其它组的各单位电路以响应于时钟信号将从布置在所述其它组的各单位电路的输入侧的单位电路的输出端子输出的脉冲信号传送到布置在所述其它组的各单位电路的输出侧的单位电路的输入端子，并在一个时间段内输出来自所述至少一个组的单位电路和布置在所述至少一个组的输入侧的单位电路的脉冲信号。
2.根据权利要求1所述的电路，还包括脉冲宽度限制电路，所述脉冲宽度限制电路被配置为将从所述多个单位电路中的每一个输出的脉冲信号的有效时间段限制为比时钟信号的一个周期短的时间段。
3.根据权利要求1所述的电路，其中，在第二模式中，所述控制单元在包括时钟信号的转变定时但比时钟信号的一个周期短的时间段中向所述多个组中的至少一个组的单位电路的控制端子供给所述逻辑电平。
4.根据权利要求1所述的电路，还包括门电路， 其中，在第一模式中，所述门电路使从所述多个单位电路输出的所有脉冲信号通过，以及 在第二模式中，所述门电路使从在一个时间段中输出脉冲信号的单位电路中的一个单位电路输出的脉冲信号通过，并阻挡从在一个时间段中输出脉冲信号的单位电路中的其它单位电路输出的脉冲信号。
5.根据权利要求1至4中任一项所述的电路，其中 所述单位电路包括: 第一反相器； 第二反相器； 被布置在单位电路的输入端子和第一反相器的输入端子之间的第一开关；以及被布置在第一反相器的输出端子和第二反相器的输入端子之间的第二开关，以及控制端子包括被配置为控制第一开关的第一控制端子和被配置为控制第二开关的第二控制端子。
6.一种固态图像传感器,包括: 像素阵列，在所述像素阵列中多个像素被布置为配置多个行和多个列； 垂直扫描电路，被配置为从所述多个行选择作为信号读取目标的行；以及 水平扫描电路，被配置为从所述多个列选择作为信号读取目标的列， 其中，所述垂直扫描电路和所述水平扫描电路中的至少一个包括在权利要求1中所述的扫描电路。
7.一种照相机，包括:在权利要求6中所述的固态图像传感器；以及被配置为处理来自所述固态图像传 感器的输出信号的处理器。
全文摘要
本公开内容提供了扫描电路、固态图像传感器和照相机。一种扫描电路包括通过连接多个单位电路配置的移位寄存器和控制移位寄存器的控制单元。在某一模式中，控制单元向均由单位电路组成的多个组中的至少一个组的单位电路的控制端子供给将所述至少一个组的单位电路作为缓冲器来操作的逻辑电平，并向其它组的单位电路的控制端子供给时钟信号，由此操作所述其它组的各单位电路以传送脉冲信号，并在一个时间段内输出来自所述至少一个组的单位电路和布置在它的输入侧的单位电路的脉冲信号。
文档编号H04N5/225GK103096001SQ201210417380
公开日2013年5月8日 申请日期2012年10月26日 优先权日2011年10月28日
发明者小仓正徳, 前田康次, 小林秀央 申请人:佳能株式会社