带有线序自适应功能的串行数据收发电路及其控制方法
【专利摘要】本发明公开了一种带有线序自适应功能的串行数据收发电路及其控制方法，该电路包括串行数据发送端信号处理模块和串行数据接收端信号处理模块，其中，该串行数据发送端信号处理模块的前端与串行数据发送端信号生成模块连接，后端与串行信号传输信道连接；该串行数据接收端信号处理模块的前端与串行信号传输信道连接，后端与串行数据接收端信号接收模块连接。本发明提供的带有线序自适应功能的串行数据收发电路及其控制方法，不但能够较好的检测由于串行信号传输中的线序错误，而且可以自适应调整串行信号线序，使数据收发两端得以正确地传输数据。同时本发明有较好的通用性，可以应用于各种有线或无线等传输信道中的各种制式串行数据传输。
【专利说明】带有线序自适应功能的串行数据收发电路及其控制方法
【技术领域】
[0001]本申请涉及电路系统【技术领域】，尤其涉及一种带有线序自适应功能的串行数据收发电路及其控制方法。
【背景技术】
[0002]串行数据通信传输由于其信号线数目较少而获得了广泛的应用，例如通用异步接收 / 发送装置(Universal Asynchronous Receiver/Transmitter, UART)、串行外设接口(Serial Peripheral Interface, SPI)和其他实现方式(如I2C),其中UART是异步串行通信方式，通常使用数据发送(TxD)和数据接收(RxD)两路信号线；SPI是同步串行通信方式，通常使用三线(CLK、DATA和EN三路信号线)或四线(CLK、MOSI, MISO和EN四路信号线)模式。
[0003]由于串行数据信号线较少，其线序问题就显得尤为重要，线序的错误将直接导致传输的数据不能被正确接收。在串行信号的传输实现中，由于飞线错误、设计错误和无线信道频率错误等情况，经常会出现线序错误问题。
[0004]为检测和修正线序相关问题，已经有若干专利提出了解决方法。
[0005]申请号为201010002667.7的专利《一种线序测试方法》，提出了一种以太网线进行线序测试的方法。但是这种方法只能对以太网线进行测试；并且只有测错功能，而没有自适应纠错功能；同时这种方法基于电阻分压，需要模数转换芯片(下文简称ADC)，电阻和ADC的稳定度都会影响线序测试结果。与之类似的专利还有申请号为200820029252.7的专利《网络配线故障模拟试验仪》，同样有没有纠错功能、只能基于RJ-45的缺陷。
[0006]申请号为200910154166.8的专利《一种多芯通信电缆综合测试仪》，提出了一种多芯通信电缆综合测试仪，使用编解码CPU进行线序信息测试，但是这种方法同样需要基于ADC，并且需要单独CPU，并且只能提供测试功能，而不具有自纠错功能。与之类似的专利还有申请号为94223771.4的专利《多线电缆线序及故障检测仪》、申请号为200610146680.3的专利《检测方法》和申请号为200610166865.0的专利《用于对至少一条线缆进行检测的检测方法》，同样有需要单独CPU、只能提供测试功能和不具有自纠错功能的缺陷。
[0007]申请号为200620036870.5的专利《网线线序变换器》，提出了一种网线线序变换器，可以对基于RJ-45的网线进行线序变换，但是这种网线线序变换器只能对基于RJ-45的网线进行变换，并且只能进行固定线序变换，而且没有错误检测和自适应纠错功能。
[0008]总结上述专利，可以看出当前专利及其实施方法都存在着只能进行检测或只能进行固定线序切换，并且大都只能基于特定接口(RJ-45)的缺点。
[0009]如图1所示，图1为现有串行数据信号传输示意图。现有的串行信号收发方式为:由串行信号发送端将发送端处理电路需要发送的数据按协议转换成串行数据信号，串行数据信号在串行数据信号传输信道进行传输，串行数据接收端在接收到串行数据信号之后将按协议将串行数据信号转换回原有数据格式的串行数据，转换回原有数据格式的串行数据将传送给接收端处理电路进行下一步处理。其中，发送端处理电路可以是处理器(CPU或MCU)、数字信号处理器(DSP)或其他处理电路(FPGA、CPLD等)，串行数据信号传输信道可以是有线的线缆或PCB电路板金属线，也可以是无线信号信道。
[0010]以基带控制信号的格式为SPI制式信号为例，SPI信号是一种同步串行外设的接口总线，它可以使处理器与各种外设设备以串行方式进行通信，工作方式为主从式。SPI传输方式分为三线制和四线制两种实现方式，图2上半部分展示了一个正常的三线制SPI实现，三线制SPI —般有以下三路信号:时钟信号(CLK)、使能信号(EN)和数据信号(DATA)。其中CLK信号为采样信号，当CLK信号为上升沿时对信号进行采样，当采样时EN稳定为高电平则DATA的当前值将被作为有效数据读取，如DATA为低电平则作为数据‘0’读取，若DATA为高电平做作为数据‘I’读取。如图2所示，为了保证CLK上升沿可以准确的采样，EN信号和DATA均应在CLK上升之前准备好，在CLK上升之前这段时间在数字电路上称之为“建立时间(Setup Time) ”，图2中所示的实例中EN相对DATA信号更提前一些时间建立。如图2上半部分所示的实例，接收端在时钟上升沿采样，在EN为高电平的情况下，依次采样到‘O’、‘I’、‘O’、‘I’、‘I’、‘O’、‘I’和‘O’。当前实例中使用MSB最先的传输机制(MostSignificant Bit，最高有效位)，也即第一个‘0’为MSB，采样的8比特结果为ObOlOllOlO,以十进制表示为90，十六进制表示为0x5A。
[0011]图2下半部分展示了三线SPI由于EN信号和DATA信号错误交换的线序错误而造成的数据传输错误。由于原应为DATA的数据电平被作为EN处理，而原应为EN的数据电平被作为DATA处理，使时钟上升沿只有在原DATA信号(现为错误的EN信号)为‘I’的时候才会认定有效数据，而在DATA信号为‘I’的时候，EN信号一定为‘I’，这就造成SPI采到的信号全部为‘1’，采到8个有效数据的时候所得到的信号数值为8位二进制数据OblllllllK以十六进制表示为OxFF，以十进制表示为255)。
[0012]图3下半部分展示了三线SPI由于CLK信号和DATA信号错误交换的线序错误而造成的数据传输错误。由于原应为DATA的数据电平被作为CLK处理，而原应为CLK的数据电平被作为DATA处理，使时钟(原来的DATA信号)上升沿时EN信号一定为‘ I’(如前所述，EN信号比DATA信号(被作为CLK信号)提前一些时间建立)，而DATA信号(原来的CLK信号)一定为‘0’ (由于建立时间的缘故，DATA信号比CLK信号提前建立，而当DATA信号作为时钟信号(CLK)时，其上升沿采样的时候DATA信号(原CLK)正处在上升沿之前，一定为‘0’)，这就造成SPI采到的信号全部为‘0’，采到8个有效数据的时候所得到的信号数值为8位二进制数据0b00000000(以十六进制表示为0x00，以十进制表示为0)。
【发明内容】
[0013](一)要解决的技术问题
[0014]针对现有技术中存在的上述一个或多个问题，本发明的主要目的在于提供一种带有线序自适应功能的串行数据收发电路及其控制方法，以对线序错误进行检测，自适应调整串行信号的线序和相对时延，使数据收发两端得以正确的传输数据。
[0015](二)技术方案
[0016]根据本发明的一个方面，本发明提供了 一种带有线序自适应功能的串行数据收发电路，该电路包括串行数据发送端信号处理模块100和串行数据接收端信号处理模块200，其中，该串行数据发送端信号处理模块100前端与串行数据发送端信号生成模块300连接，后端与串行信号传输信道连接；该串行数据接收端信号处理模块200前端与串行信号传输信道连接，后端与串行数据接收端信号接收模块400连接。
[0017]上述方案中，所述串行数据发送端信号处理模块100包括串行信号模式生成单元101、串行信号发送端控制单元104、反馈信号接收单元105和错误模型判定单元106，其中，串行信号模式生成单元101分别与串行数据发送端信号生成模块300、串行信号传输信道和串行信号发送端控制单元104连接，串行信号发送端控制单元104分别与串行信号模式生成单元101、错误模型判定单元106和反馈信号接收单元105连接。
[0018]上述方案中，所述串行信号模式生成单元101，包括串行信号交叉矩阵子单元103，用于接收串行数据发送端信号生成模块300发出的原始串行数据信号，接收串行信号发送端控制单元104的控制信号，并将原始串行数据信号经过其串行信号交叉矩阵子单元103处理后，输出已修正串行数据信号。所述串行信号交叉矩阵子单元103用于根据串行信号发送端控制单元的指令进行信号交叉。
[0019]上述方案中，所述串行信号发送端控制单元104用于接收反馈信号接收单元105传送的串行数据接收反馈信号，并将其传送至错误模型判定单元106，接收错误模型判定单元106返回的错误类型，根据该错误类型控制串行信号模式生成单元101的工作模式，如果错误类型未知，则串行信号发送端控制单元104将向串行数据发送端信号生成模块300发出报警信息。
[0020]上述方案中，所述反馈信号接收单元105用于对串行数据接收端反馈信号进行预处理，并将处理后的信号传送给串行信号发送端控制单元104。
[0021]上述方案中，所述错误模型判定单元106，包含错误模型存储子单元107，用于接收串行信号发送端控制单元104发送的错误判定请求及串行数据接收端反馈信号，通过与错误模型存储子单元107中存储的模型的比对和分析，分析当前错误模型，将结果传送给串行信号发送端控制单元104。
[0022]上述方案中，所述串行数据接收端信号处理模块200包括:串行信号接收端控制单元201，用于接收串行信号传输信道上的已修正串行数据信号，并将此信号传送至串行数据接收端信号接收模块400和反馈信号生成单元202，并使能反馈信号生成单元202在反馈信道上产生串行数据接收端反馈信号；反馈信号生成单元202，用于接收串行信号接收端控制单元201传送的串行数据信号及反馈信号指令，生成串行数据接收端反馈信号，输出给反馈信号接收单元105。所述反馈信号生成单元202在生成的反馈信号中加入识别信号。
[0023]根据本发明的另一个方面，本发明还提供了一种串行数据收发控制方法，应用于所述的带有线序自适应功能的串行数据收发电路，该方法包括:
[0024]步骤A:串行信号发送端控制单元104控制串行信号模式生成单元101发送测试串行数据信号；
[0025]步骤B:串行信号发送端控制单元104接收串行数据接收端反馈信号并向错误模型判定单元106发送判定请求及数据；
[0026]步骤C，当串行信号发送端控制单元104接收到错误模型判定单元106的“正常”信号后，控制串行信号模式生成单元101将原始串行数据信号直接传送至串行信号传输信道;
[0027]步骤D，当串行信号发送端控制单元104接收到错误模型判定单元106的“已知错误模型”信号后，控制串行信号模式生成单元101按特定模式进行信号演示和信号交叉，将处理后的信号传送至串行信号传输信道；
[0028]步骤E，当串行信号发送端控制单元104接收到错误模型判定单元106的“未知错误模型”信号后，向串行数据发送端信号生成模块300发出报警信息并等待进一步处理指令。
[0029](三)有益效果
[0030]本发明提供的带有线序自适应功能的串行数据收发电路及其控制方法，不但能够较好的检测由于串行信号传输中的线序错误，而且可以自适应调整串行信号线序，使数据收发两端得以正确地传输数据。同时本发明有较好的通用性，可以应用于各种有线或无线等传输信道中的各种制式串行数据传输。
【专利附图】
【附图说明】
[0031]图1为现有串行数据信号传输的示意图；
[0032]图2为现有以三线SPI为例说明由于线序错误(EN与DATA信号错误交换)造成的数据传输错误的示意图。
[0033]图3为现有以三线SPI为例说明由于线序错误(CLK与DATA信号错误交换)造成的数据传输错误的示意图。
[0034]图4本发明提供的带有线序自适应功能的串行数据收发电路的硬件架构示意图。
[0035]图5为本发明提供的带有线序自适应功能的串行数据收发电路在单向串行数据传输系统中的实现示意图。
[0036]图6为本发明提供的带有线序自适应功能的串行数据收发电路在双向串行数据传输系统中的实现示意图。
[0037]图7为本发明提供的带有线序自适应功能的串行数据收发电路的错误模型判断的流程图。
[0038]图8为串行信号交叉矩阵子单元工作功能的示意图。
[0039]图9为测试信号的产生、反馈及错误模型判定的流程图。
【具体实施方式】
[0040]为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
[0041]在下面所述的【具体实施方式】中，假设串行数据信号的格式为SPI制式信号，所属领域的技术人员应当了解，对于其他制式的信号，本发明同样适用。
[0042]在本发明的一个示例性实施例中，提出了一种带有线序自适应功能的串行数据信号收发电路。如图4所示，图4本发明提供的带有线序自适应功能的串行数据收发电路的硬件架构示意图，该串行数据信号收发电路包括串行数据发送端信号处理模块100和串行数据接收端信号处理模块200。根据系统实现需求，如系统为单向数据传输需求，则可以按图5所示在发送端和接收端分别实施发送端信号处理模块和接收端信号处理模块。如系统为双向数据传输要求，则按图6所示在A端和B端均实现所述发送端信号处理模块和接收端信号处理模块。图4中的串行数据发送端信号生成模块300和串行数据接收端信号接收模块400为图1中所示的现有串行数据传输的组成部分。
[0043]其中，串行数据发送端信号处理模块100，其前端与串行数据发送端信号生成模块300连接，其后端与串行信号传输信道连接，该模块包括串行信号模式生成单元101、串行信号发送端控制单元104、反馈信号接收单元105和错误模型判定单元106。其中:
[0044]串行信号模式生成单元101，包括串行信号交叉矩阵子单元103，分别与串行数据发送端信号生成模块300、串行信号传输信道和串行信号发送端控制单元104连接，用于接收串行数据发送端信号生成模块300发出的原始串行数据信号，接收串行信号发送端控制单元104的控制信号，并将原始串行数据信号经过其串行信号交叉矩阵子单元103处理后，输出已修正串行数据信号。
[0045]串行信号发送端控制单元104，分别与串行信号模式生成单元101、错误模型判定单元106和反馈信号接收单元105连接，用于接收反馈信号接收单元105传送的串行数据接收反馈信号，并将其传送至错误模型判定单元106，接收错误模型判定单元106返回的错误类型，根据该错误类型控制串行信号模式生成单元101的工作模式，如果错误类型未知，则串行信号发送端控制单元104将向串行数据发送端信号生成模块300发出报警信息。
[0046]反馈信号接收单元105，用于对串行数据接收端反馈信号进行预处理，并将处理后的信号传送给串行信号发送端控制单元104。
[0047]错误模型判定单元106，包含错误模型存储子单元107，与串行信号发送端控制单元104连接，接收串行信号发送端控制单元104发送的错误判定请求及串行数据接收端反馈信号，通过与错误模型存储子单元107中存储的模型的比对和分析，分析当前错误模型，将结果传送给串行信号发送端控制单元104。
[0048]串行数据接收端信号处理模块200，其前端与串行信号传输信道连接，其后端与串行数据接收端信号接收模块400连接，该模块包括串行信号接收端控制单元201和反馈信号生成单元202。其中:
[0049]串行信号接收端控制单元201，接收串行信号传输信道上的已修正串行数据信号，并将此信号传送至串行数据接收端信号接收模块400和反馈信号生成单元202。
[0050]反馈信号生成单元202，接收串行信号接收端控制单元201传送的串行数据信号及反馈信号指令，生成串行数据接收端反馈信号，输出给反馈信号接收单元105。
[0051]下面分3个小节以实例性实施例对本发明进行说明:“串行数据发送端信号处理模块100部分”和“串行数据接收端端信号处理模块200部分”说明了本发明的硬件电路，即前述
【发明内容】
中所述的“一种串行数据收发电路”;“测试信号的产生、反馈及错误模型判定流程”说明了本发明在错误模型判定方面的流程，即前述
【发明内容】
中所述的“一种串行数据收发控制方法”。
[0052]串行数据发送端信号处理模块100部分
[0053]串行信号模式生成单元101，内部包含串行信号交叉矩阵子单元103，前端与串行数据发送端信号生成模块300连接，接收原始串行数据信号，后端与串行信号传输信道连接，用于对原始串行数据信号进行处理(修正线序)并输出已修正串行数据信号。
[0054]串行信号交叉矩阵子单元103，包含在串行信号模式生成单元101中，可以根据串行信号发送端控制单元的指令进行信号交叉。在本实施例中，端口 0、1、2分别定义为正常传输中的EN、CLK和DATA信号。如图8所示，本发明以图3中的信号错位问题来解释串行信号交叉矩阵子单元的运行方式:对于四路信号(为了同时支持三线式SPI和四线式SPI，我们以通用性更好的四线交叉矩阵为例)，串行信号发送端控制单元104向串行信号模式生成单元101给出4对配置数据，形式如下:(输入端口，输出端口)，如图8中的(2，I)即表示自端口 2输入的信号经矩阵后由端口 I输出。串行信号交叉矩阵子单元103在工作时读取该配置数据并修正信号线序，如图8所示，被错误交换的端口 I和端口 2信号(DATA与CLK信号)被串行信号交叉矩阵子单元103修正，恢复为正确的信号连接。串行信号交叉矩阵子单元103同时在串行信号发送端控制单元104的指令下可以输出串行数据测试信号，如图9所示，当前实施例中的具体处理流程参见下文“测试信号的产生、反馈及错误模型判定流程” 一节。
[0055]串行信号发送端控制单元104，与反馈信号接收单元105、串行信号模式生成单元101和错误模型判定单元106相连接，用于接收反馈信号接收单元105进行预处理后的反馈信号，并将上述信号传送给错误模型判定单元106，在收到错误模型判定单元106的返回结果后，若结果为“正常”或“已知错误模型”，则按相应结果配置修正串行信号交叉矩阵子单元103的配置数据；若结果为“未知错误模型”，则串行信号发送端控制单元104将向串行数据发送端信号生成模块300发出报警信息。同时，串行数据发送端控制单元104还可以控制串行信号模式生成单元101生成串行数据测试信号，如图9所示，当前实施例中的具体处理流程参见下文“测试信号的产生、反馈及错误模型判定流程” 一节。
[0056]反馈信号接收单元105，与反馈信道和串行信号发送端控制单元104连接，用于接收反馈信道上的信号，并将其预处理为串行数据发送端信号处理模块中各部分可以处理的信号。例如反馈信道上信号为5V TTL电平，而串行数据发送端信号处理模块100中使用1.8V COMS电平，则反馈信号接收单元105需要将反馈信号中的信号采样并转换为1.8VCMOS电平信号。再例如反馈信道上信号和串行数据发送端信号处理模块100均为1.8VCMOS电平，但由于反馈信道的信号衰减，实际到达反馈信号接收单元105的电平只有1.2V左右时，反馈信号接收单元105将对信道上信号进行采样和重生成，恢复成标准的1.8VCMOS电平。
[0057]错误模型判定单元106，与串行信号发送端控制单元104连接，接收串行信号发送端控制单元104传送的反馈信号及错误模型判定请求，并将该反馈信号与错误模型存储子单元107中的信号进行对比，得出错误模型判定结果(“正常”、“已知错误模型”或“未知错误模型”)及错误模型代码(“已知错误模型”的具体类型)，将该错误模型判定结果传送给串行信号发送端控制单元104，并由串行信号发送端控制单元104做进一步处理。当前实施例中的错误模型判定过程如图9所示，参见下文“测试信号的产生、反馈及错误模型判定流程” 一节。
[0058]串行数据发接收端信号处理模块200部分
[0059]串行信号接收端控制单元201，与串行信号传输信道、反馈信号生成单元202和串行数据接收端信号接收模块400连接，用于接收并预处理串行信号传输信道上的已修正串行数据信号(对电平预处理方式同所述反馈信号接收单元105)，同时，将接收并预处理的信号传送给反馈信号生成单元202，并使能反馈信号生成单元202在反馈信道上产生串行数据接收端反馈信号。
[0060]反馈信号生成单元202，与串行信号接收端控制单元201和反馈信道连接，用于接收串行信号接收端控制单元201传送的数据信号和使能指令，并在反馈信道上生成串行数据接收端反馈信号。为了令串行数据发送端信号处理模块100的各单元可以识别反馈信号，反馈信号生成单元202需要在反馈信号中加入识别信号，在当前实施例中为前导信号，反馈信号的生成如图9所示，参见下文“测试信号的产生、反馈及错误模型判定流程”一节。
[0061]测试信号的产生、反馈及错误模型判定流程
[0062]如图7所示，本发明提出的带有线序自适应功能的串行数据收发电路在进行一次数据传输时，流程如下:首先，串行信号发送端控制单元104控制串行信号模式生成单元101发送测试串行数据信号(步骤A);在接收到测试信号后，串行信号接收端控制单元201将数据传送给反馈信号生成单元202，并使能反馈信号生成单元202在反馈信道上生成串行数据接收端反馈信号，该反馈信号将加入标示符，供反馈信号接收单元105识别(当前实施例使用前导符作为标示符)。串行信号发送端控制单元104在接收到经过反馈信号接收单元105预处理的信号后，将信号数据及请求传送给错误模型判定单元106，错误模型判定单元106将该信号数据与错误模型存储子单元107中的特征码进行比对，并得出错误模型判定结果(“正常”、“已知错误模型”或“未知错误模型”及判断代码)返回给串行信号发送端控制单元104(步骤B);串行信号发送端控制单元104将根据判定结果控制串行信号模式生成单元101并设定串行信号交叉矩阵子单元103的配置数据(步骤C、步骤D或步骤E);步骤C，当串行信号发送端控制单元104接收到错误模型判定单元106的“正常”信号后，控制串行信号模式生成单元101将原始串行数据信号直接传送至串行信号传输信道；步骤D，当串行信号发送端控制单元104接收到错误模型判定单元106的“已知错误模型”信号后，控制串行信号模式生成单元101按特定模式进行信号演示和信号交叉，将处理后的信号传送至串行信号传输信道；步骤E，当串行信号发送端控制单元104接收到错误模型判定单元106的“未知错误模型”信号后，向串行数据发送端信号生成模块300发出报警信息并等待进一步处理指令。
[0063]图9以具体事例说明了测试信号的产生、反馈及错误模型判定流程。如图9所示，在一次数据传输开始的时候，串行信号发送端控制单元104控制串行信号模式生成单元101在串行信号传输信道上产生测试信号，本实施例中的测试信号为二进制ObO 1011010 (十六进制0x5A)，串行信号接收端控制单元201接收到测试信号后将信号和使能命令传送至反馈单元生成单元202,反馈单元生成单元202在反馈数据最前加入2bit前导符(当前实施例中为ObOl)作为标示符并将接收到的前Sbit作为反馈信号在前导符之后一次输出。
[0064]若当前线序正确，则加入前导符的IObit数据依次为:“0”、“1”、“0”、“1”、“0”、“1”、“1”、“0”、“1”、“0”，(除去 2bit 前导符后数值为 0x5A)。
[0065]若当前线序出现了如图2所示的EN和DATA信号错误交换的错误，则加入前导符的 IObit 数据依次为:“0”、“1”、“1”、“1”、“1”、“1”、“1”、“1”、“1”、“1”，(除去 2bit 前导符后数值为OxFF)。
[0066]若当前线序出现了如图3所示的CLK和DATA信号错误交换的错误，则加入前导符的 IObit 数据依次为:“0”、“1”、“0”、“0”、“0”、“0”、“0”、“0”、“0”、“0”，(除去 2bit 前导符后数值为0x00)。
[0067]若测试信号的第一个EN信号没有被正确采样，造成第一个“O”没有被采样，则则加入前导符的 IObit 数据依次为:“O”、“I”、“I”、“O”、“I”、“I”、“O”、“I”、“O”、“O”，如图 9中标示的“未知错误”，(除去2bit前导符后数值为0xB8)。
[0068]反馈信号接收单元105在接收到反馈信道的反馈信号并确认前导符后，将把余下的Sbit进行解码并传送至串行信号发送端控制单元104，串行信号发送端控制单元104将把余下Sbit的数据值传送给错误模型判定单元106，错误模型判定单元106将此数据值和错误模型存储子单元中的特征码进行比对并得出判定结果。如图9所示，若反馈数值为0x5A，则判定为“正常”，向串行信号发送端控制单元104返回判断代码“0”，代表“正常”;若反馈数值为0x00，则判定为“已知错误模型”，向串行信号发送端控制单元104返回判断代码“ I ”，代表“已知错误模型，CLK/DATA信号错误交换”；若反馈数值为OxFF，则判定为“已知错误模型”，向串行信号发送端控制单元104返回判断代码“2”，代表“已知错误模型，EN/DATA信号错误交换”;若反馈数值为其他值，则判定为“未知错误模型”，向串行信号发送端控制单元104返回判断代码“4”，代表“未知错误模型”；
[0069]根据错误模型判定单元106的判定结果，串行信号发送端控制单元104对不同结果做出不同处理:
[0070]若判定结果为“正常”(判断代码“O”)，则将串行信号交叉矩阵子单元103的配置数值配置为((0，0)，(1,1), (2,2), (3,3))并继续后续数据传输；
[0071]若判定结果为“已知错误模型，CLK/DATA信号错误交换”(判断代码“I”)，则将串行信号交叉矩阵子单元103的配置数值配置为((0，0)，(1,2), (2,1), (3,3))并继续后续数据传输，如所述图8所述；
[0072]和CLK/DATA信号错误交换类似，若判定结果为“已知错误模型，ΕΝ/DATA信号错误交换”(判断代码“2”)，则将串行信号交叉矩阵子单元103的配置数值配置为((0，2)，(I,1)，(2,0), (3,3))并继续后续数据传输；
[0073]若判定结果为“未知错误模型”(判断代码“4”)，则向发送端信号生成模块300报
m
目O
[0074]综上所述，本发明提供的带有线序自适应功能的串行数据收发电路及其控制方法，不但能够较好的检测由于串行信号传输中的线序错误，而且可以自适应调整串行信号线序，使数据收发两端得以正确地传输数据。同时本发明有较好的通用性，可以应用于各种有线或无线等传输信道中的各种制式串行数据传输。
[0075]以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种带有线序自适应功能的串行数据收发电路，其特征在于，该电路包括串行数据发送端信号处理模块(100)和串行数据接收端信号处理模块(200)，其中，该串行数据发送端信号处理模块(100)前端与串行数据发送端信号生成模块(300)连接，后端与串行信号传输信道连接；该串行数据接收端信号处理模块(200)前端与串行信号传输信道连接，后端与串行数据接收端信号接收模块(400)连接。
2.根据权利要求1所述的带有线序自适应功能的串行数据收发电路，其特征在于，所述串行数据发送端信号处理模块(100)包括串行信号模式生成单元(101)、串行信号发送端控制单元(104)、反馈信号接收单元(105)和错误模型判定单元(106)，其中，串行信号模式生成单元(101)分别与串行数据发送端信号生成模块(300)、串行信号传输信道和串行信号发送端控制单元(104)连接，串行信号发送端控制单元(104)分别与串行信号模式生成单元(101)、错误模型判定单元(106)和反馈信号接收单元(105)连接。
3.根据权利要求2所述的带有线序自适应功能的串行数据收发电路，其特征在于，所述串行信号模式生成单元(101)，包括串行信号交叉矩阵子单元(103)，用于接收串行数据发送端信号生成模块(300)发出的原始串行数据信号，接收串行信号发送端控制单元(104)的控制信号，并将原始串行数据信号经过其串行信号交叉矩阵子单元(103)处理后，输出已修正串行数据信号。
4.根据权利要求3所述的带有线序自适应功能的串行数据收发电路，其特征在于，所述串行信号交叉矩阵子单元(103)用于根据串行信号发送端控制单元的指令进行信号交叉。
5.根据权利要求2所述的带有线序自适应功能的串行数据收发电路，其特征在于，所述串行信号发送端控制单元(104)用于接收反馈信号接收单元(105)传送的串行数据接收反馈信号，并将其传送至错误模型判定单元(106)，接收错误模型判定单元(106)返回的错误类型，根据该错误类型控制`串行信号模式生成单元(101)的工作模式，如果错误类型未知，则串行信号发送端控制单元(104)将向串行数据发送端信号生成模块(300)发出报警信息。
6.根据权利要求2所述的带有线序自适应功能的串行数据收发电路，其特征在于，所述反馈信号接收单元(105)用于对串行数据接收端反馈信号进行预处理，并将处理后的信号传送给串行信号发送端控制单元(104)。
7.根据权利要求2所述的带有线序自适应功能的串行数据收发电路，其特征在于，所述错误模型判定单元(106)，包含错误模型存储子单元(107)，用于接收串行信号发送端控制单元(104)发送的错误判定请求及串行数据接收端反馈信号，通过与错误模型存储子单元(107)中存储的模型的比对和分析，分析当前错误模型，将结果传送给串行信号发送端控制单元(104)。
8.根据权利要求1所述的带有线序自适应功能的串行数据收发电路，其特征在于，所述串行数据接收端信号处理模块(200)包括: 串行信号接收端控制单元(201)，用于接收串行信号传输信道上的已修正串行数据信号，并将此信号传送至串行数据接收端信号接收模块(400)和反馈信号生成单元(202)，并使能反馈信号生成单元(202)在反馈信道上产生串行数据接收端反馈信号； 反馈信号生成单元(202)，用于接收串行信号接收端控制单元(201)传送的串行数据信号及反馈信号指令，生成串行数据接收端反馈信号，输出给反馈信号接收单元(105)。
9.根据权利要求8所述的带有线序自适应功能的串行数据收发电路，其特征在于，所述反馈信号生成单元(202)在生成的反馈信号中加入识别信号。
10.一种串行数据收发控制方法，应用于权利要求1至9中任一项所述的带有线序自适应功能的串行数据收发电路，其特征在于，该方法包括: 步骤A:串行信号发送端控制单元(104)控制串行信号模式生成单元(101)发送测试串行数据信号； 步骤B:串行信号发送端控制单元(104)接收串行数据接收端反馈信号并向错误模型判定单元(106)发送判定请求及数据； 步骤C，当串行信号发送端控制单元(104)接收到错误模型判定单元(106)的“正常”信号后，控制串行信号模式生成单元(101)将原始串行数据信号直接传送至串行信号传输信道； 步骤D，当串行信号发送端控制单元(104)接收到错误模型判定单元(106)的“已知错误模型”信号后，控制串行信号模式生成单元(101)按特定模式进行信号演示和信号交叉，将处理后的信号传送至串行信号传输信道； 步骤E，当串行信号发送端控制单元(104)接收到错误模型判定单元(106)的“未知错误模型”信号后，向串行数据发送端信号生成模块(300)发出报警信息并等待进一步处理指令。
【文档编号】H04L1/22GK103532686SQ201210229095
【公开日】2014年1月22日 申请日期:2012年7月3日 优先权日:2012年7月3日
【发明者】刘振宇, 张学艳, 李国龙, 张海英 申请人:中国科学院微电子研究所