专利名称：一种选取采样时钟信号的方法和设备的利记博彩app
技术领域：
本发明涉及网络通信领域，尤其涉及一种选取采样时钟信号的方法和设备。
背景技术：
同步串口通信中，发送端设备会同时发出时钟信号和数据信号，接收端设备根据这个时钟信号来采样数据。在实际工程应用中，由于发送端设备到接收端设备的电缆长度、板内走线等因素， 可能造成数据信号和时钟信号的延时不一样，而在采样数据时必须同时满足建立时间和保持时间的要求，任何一个不满足，采样得到的数据就可能是不正确的。建立时间是指数据信号在采样沿之前必须保证稳定的最小时间，保持时间是指数据信号在采样沿之后必须保证稳定的最小时间。这样在接收端设备会存在必须用时钟的上升沿作为采样沿采样数据，或者必须用时钟的下降沿作为采样沿采样数据的情况。通常接收端设备的接收器是用固定的时钟沿对数据信号进行采样，因此需要根据选定的采样沿给选择器提供选择信号，以使选择器选取原始的时钟信号或者通过反门(也称为非门)反转后的时钟信号，作为采样时钟信号，提供给接收器。具体来说，如果接收端设备的接收器采样数据的时钟沿与选定的采样沿相同，则选取原始的时钟信号作为采样时钟信号；如果接收端设备的接收器采样数据的时钟沿与选定的采样沿不同，则选取通过反门反转后的时钟信号作为采样时钟信号。现有同步串口通信中，通过人工配置采样沿，给选择器输入选择信号，使选择器选取采样时钟信号。通常，配置人员并不知道应该设置成哪个时钟沿来采样比较好，只能通过尝试来确定采样沿。例如，人工先配置成接收器采样数据的时钟沿，上升沿采样，给选择器输入相应的选择信号，例如1，使得选择器根据选择信号选取采样时钟信号给接收器，人工再对该设备的丢包、误码率进行一段时间的观察，如果没有丢包、误码，则配置的采样沿不用调整；如果发现丢包、误码，则重新配置成下降沿采样，并给选择器输入相应的选择信号， 使得选择器根据选择信号选取采样时钟信号给接收器。这样，导致系统的可维护性差，运营维护成本高。
发明内容
本发明实施例提供了一种选取采样时钟信号的方法和设备，以解决现有同步串口通信中，接收端设备需要通过人工配置选取采样时钟信号，导致系统可维护性差和运营维护成本高的问题。根据本发明的一个方面，本发明提供了一种选取采样时钟信号的方法，所述选取采样时钟信号的方法应用于接收端设备中，所述接收端设备包括逻辑芯片和选择器，所述逻辑芯片与所述选择器连接；所述选取采样时钟信号的方法包括所述逻辑芯片获取数据信号的数据沿和时钟信号的时钟沿，根据所述数据沿和所
4述时钟沿选择采样沿，并向所述选择器发送所述采样沿对应的选择信号；所述选择器根据所述选择信号选取采样时钟信号。根据本发明的另一个方面，本发明提供了一种接收端设备，包括逻辑芯片和选择器，其中所述逻辑芯片与所述选择器连接；所述逻辑芯片，用于获取数据信号的数据沿和时钟信号的时钟沿，根据所述数据沿和所述时钟沿选择采样沿，并向所述选择器发送所述采样沿对应的选择信号；所述选择器，用于根据所述选择信号选取采样时钟信号。采用本发明实施例提供的技术方案，通过逻辑芯片检测数据沿和时钟沿的相对位置，可以自动选择采样沿，从而选取采样时钟信号，无需人工配置，降低了运营维护成本，提高了系统的可维护性。
图1是本发明实施例提供的一种选取采样时钟信号的方法流程图；图2是本发明实施例提供数据信号的数据沿和时钟信号的时钟沿的相对位置示意图；图3，图4和图5是本发明实施例提供的一种接收端设备框图
具体实施例方式参见图1，是本发明实施例提供的一种选取采样时钟信号的方法流程图，所述选取采样时钟信号的方法应用于接收端设备中，所述接收端设备包括逻辑芯片和选择器，所述逻辑芯片与所述选择器连接；所述选取采样时钟信号的方法包括101 所述逻辑芯片获取数据信号的数据沿和时钟信号的时钟沿，根据所述数据沿和所述时钟沿选择采样沿，并向所述选择器发送所述采样沿对应的选择信号。所述接收端设备可以是数据终端设备(Data Terminal Equipment，简称为DTE)或数据通信设备(Data Communication Equipment，简称为 DCE)。所述逻辑芯片可以是复杂可编程逻辑器件(Complex Programmable Logic Device,简称为CPLD)，现场可编程门阵列(Field-Programmable Gate Array,简称为 FPGA)，或用于选择采样沿的特定应用集成电路(Application Specific Integrated Circuit，简称为 ASIC)等。所述接收端设备还可以包括接收数据线RXD和接收时钟线RXC。所述逻辑芯片分别与所述RXD和所述RXC连接。所述逻辑芯片从所述RXD获取数据信号，并从所述RXC获取时钟信号。然后，所述逻辑芯片通过高频时钟信号采样所述数据信号和所述时钟信号，获取所述数据信号的数据沿和所述时钟信号的时钟沿。所述逻辑芯片根据所述数据沿和所述时钟沿选择采样沿。具体来说，所述逻辑芯片检测所述数据沿和所述时钟沿的相对位置，选择所述时钟沿中最接近数据脉冲中间位置的上升沿或下降沿作为所述采样沿，以保证建立时间和保持时间。举例来说，如图2所示，是接收端设备收到的数据信号的数据沿和时钟信号的时钟沿的相对位置示意图。如果选择时钟的上升沿采样数据，建立时间很短，采样出来的数据可能就是不正确的；而如果选择更为接近数据脉冲中间位置的时钟的下降沿采样数据，建立时间和保持时间都能得到保证。所述逻辑芯片选择所述时钟信号的上升沿或下降沿作为所述采样沿后，向所述选择器发送所述采样沿对应的选择信号。例如1表示上升沿，0表示下降沿；或者，高电平表示上升沿，低电平表示下降沿，等等。102 所述选择器根据所述选择信号选取采样时钟信号。所述选择器通常是2选1选择器。所述选择器根据所述选择信号，选择所述时钟信号或反转后的时钟信号作为所述采样时钟信号。具体来说，所述选择器与所述RXC连接，同时还通过反门与所述RXC连接。 所述选择器从所述RXC获取所述时钟信号，并从所述反门获取所述反转后的时钟信号。可选的，所述接收端设备还可以包括接收器，所述接收器分别与所述R)(D和所述选择器连接。进一步可选的，所述接收器从所述选择器获取所述采样时钟信号，并根据所述采样时钟信号对所述数据信号进行采样。本发明实施例通过逻辑芯片检测数据沿和时钟沿的相对位置，可以自动选择采样沿，获取采样时钟信号，从而降低运营维护成本，提高系统的可维护性；解决了现有同步串口通信中，接收端设备需要通过人工配置选取采样时钟信号，系统可维护性差和运营维护成本高的问题。参见图3，是本发明实施例提供的一种接收端设备框图，所述接收端设备包括逻辑芯片301和选择器302。其中所述逻辑芯片301与所述选择器302连接；所述逻辑芯片301，用于获取数据信号的数据沿和时钟信号的时钟沿，根据所述数据沿和所述时钟沿选择采样沿，并向所述选择器302发送所述采样沿对应的选择信号；所述选择器302，用于根据所述选择信号选取采样时钟信号。所述接收端设备可以是数据终端设备DTE或数据通信设备DCE。所述逻辑芯片301可以是复杂可编程逻辑器件CPLD，现场可编程门阵列FPGA，或用于选择采样沿的特定应用集成电路ASIC等。如图4所示，所述接收端设备还可以包括接收数据线RXD 303和接收时钟线RXC 304。所述逻辑芯片分别与所述RXD 303和所述RXC 304连接。所述逻辑芯片301还用于从所述RXD 303获取所述数据信号，并从所述RXC 304获取所述时钟信号。具体来说，所述逻辑芯片301通过高频时钟信号采样所述数据信号和所述时钟信号，获取所述数据信号的数据沿和所述时钟信号的时钟沿；并检测所述数据沿和所述时钟沿的相对位置，选择所述时钟沿中最接近数据脉冲中间位置的上升沿或下降沿作为所述采样沿，以保证建立时间和保持时间。然后，所述逻辑芯片301向所述选择器302发送所述采样沿对应的选择信号。例如1表示上升沿，0表示下降沿；或者，高电平表示上升沿，低电平表示下降沿，等等。所述选择器302具体用于根据所述选择信号，选择所述时钟信号或反转后的时钟信号作为所述采样时钟信号。
具体来说，如图4所示，所述选择器302与所述RXC 304连接，同时还通过反门与所述RXC 304连接。所述选择器302从所述RXC304获取所述时钟信号，并从所述反门获取所述反转后的时钟信号。如图5所示，所述接收端设备还可以包括接收器305，所述接收器305分别与所述RXD 303和所述选择器302连接。所述接收器305，用于从所述选择器302获取所述采样时钟信号，从所述RXD303获取所述数据信号，并根据所述采样时钟信号对所述数据信号进行采样。采用本发明实施例提供的技术方案，通过逻辑芯片检测数据沿和时钟沿的相对位置，可以自动选择采样沿，获取采样时钟信号，从而降低运营维护成本，提高系统的可维护性；解决了现有同步串口通信中，接收端设备需要通过人工配置选取采样时钟信号，系统可维护性差和运营维护成本高的问题。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于计算机可读存储介质中，所述存储介质可以是R0M/RAM，磁盘或光盘等。以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换， 都应涵盖在本发明的保护范围之内。
权利要求
1.一种选取采样时钟信号的方法，其特征在于，所述选取采样时钟信号的方法应用于接收端设备中，所述接收端设备包括逻辑芯片和选择器，所述逻辑芯片与所述选择器连接；所述选取采样时钟信号的方法包括所述逻辑芯片获取数据信号的数据沿和时钟信号的时钟沿，根据所述数据沿和所述时钟沿选择采样沿，并向所述选择器发送所述采样沿对应的选择信号；所述选择器根据所述选择信号选取采样时钟信号。
2.根据权利要求1所述的方法，其特征在于，所述逻辑芯片获取数据信号的数据沿和时钟信号的时钟沿具体包括所述逻辑芯片通过高频时钟信号采样所述数据信号和所述时钟信号，获取所述数据信号的数据沿和所述时钟信号的时钟沿。
3.根据权利要求1或2所述的方法，其特征在于，所述根据所述数据沿和所述时钟沿选择采样沿具体包括所述逻辑芯片检测所述数据沿和所述时钟沿的相对位置，选择所述时钟沿中最接近数据脉冲中间位置的上升沿或下降沿作为所述采样沿。
4.根据权利要求1至3任一项所述的方法，在所述逻辑芯片获取数据信号的数据沿和时钟信号的时钟沿之前，所述方法还包括所述逻辑芯片从接收数据线RXD获取所述数据信号，并从接收时钟线RXC获取所述时钟信号。
5.根据权利要求1至4任一项所述的方法，所述方法还包括接收器从所述选择器获取所述采样时钟信号；并根据所述采样时钟信号对所述数据信号进行采样。
6.根据权利要求1至5任一项所述的方法，其特征在于，所述选择器根据所述选择信号选取采样时钟信号具体包括所述选择器根据所述选择信号，选择所述时钟信号或反转后的时钟信号作为所述采样时钟信号。
7.一种接收端设备，其特征在于，包括逻辑芯片和选择器，其中所述逻辑芯片与所述选择器连接；所述逻辑芯片，用于获取数据信号的数据沿和时钟信号的时钟沿，根据所述数据沿和所述时钟沿选择采样沿，并向所述选择器发送所述采样沿对应的选择信号；所述选择器，用于根据所述选择信号选取采样时钟信号。
8.根据权利要求7所述的接收端设备，其特征在于，所述接收端设备还包括接收数据线RXD和接收时钟线RXC，其中，所述逻辑芯片分别与所述RXD和所述RXC连接；所述逻辑芯片，还用于从所述RXD获取所述数据信号，从所述RXC获取所述时钟信号。
9.根据权利要求7或8所述的接收端设备，其特征在于，所述逻辑芯片，具体用于通过高频时钟信号采样所述数据信号和所述时钟信号，获取所述数据信号的数据沿和所述时钟信号的时钟沿，并检测所述数据沿和所述时钟沿的相对位置，选择所述时钟沿中最接近所述数据信号的数据脉冲中间位置的上升沿或下降沿作为所述采样沿；所述选择器，具体用于根据所述选择信号，选择所述时钟信号或反转后的时钟信号作为所述采样时钟信号。
10.根据权利要求8所述的接收端设备，其特征在于，所述接收端设备还包括接收器， 所述接收器与所述RXD和所述选择器连接；所述接收器，用于从所述选择器获取所述采样时钟信号，从所述RXD获取所述数据信号，并根据所述采样时钟信号对所述数据信号进行采样。
全文摘要
本发明实施例公开了一种选取采样时钟信号的方法和设备。所述方法包括逻辑芯片获取数据信号的数据沿和时钟信号的时钟沿，根据所述数据沿和所述时钟沿选择采样沿，并向选择器发送所述采样沿对应的选择信号；所述选择器根据所述选择信号选取采样时钟信号。采用本发明实施例提供的技术方案，可以解决现有同步串口通信中，接收端设备需要通过人工配置选取采样时钟信号，系统可维护性差和运营维护成本高的问题。
文档编号H04J3/06GK102347813SQ20111028902
公开日2012年2月8日 申请日期2011年9月26日 优先权日2011年9月26日
发明者封锴, 彭爱民, 胡容国, 饶俊阳 申请人:华为技术有限公司