成像器件及照相机系统的利记博彩app

专利名称：成像器件及照相机系统的利记博彩app
技术领域：
本发明涉及成像器件(例如CMOS (互补金属氧化物半导体)图像传感器等)以及照相机系统。
背景技术：
近年来，在医药或生物技术领域中，对从身体发出的微弱发光或荧光进行测量或成像变得日益活跃。在医疗或安全领域中，有一种技术已被产业化，该技术通过闪烁器 (scintillator)将透射穿过身体的少量X射线转换成可见水平的光子并对这些光子进行检测以执行透射成像(transmission imaging) 0另外，在医疗或安全领域中，还有一种技术也已被产业化，该技术通过闪烁器将由被注入人体中的少量辐射材料所产生的Y射线转换成光子(例如单光子发射计算机断层成像术(Single Photon Emission Computed Tomography, SPECT) ^JE^^RMWiM^it^ (Positron Emission Tomography，PET))。在此领域中进行成像时，针对极少量的光，使用光子计数器。通常，光子计数器是一种使用雪崩二极管(avalanche diode)或光电倍增管 (photomultiplier tube)的单一器件。此种光子计数器将入射到光接收表面上的光子转换成光电子、利用高电压使这些光电子加速并通过碰撞产生二次电子来使这些光电子倍增，从而在输出端处产生电压脉冲。脉冲数目一直是由连接至该器件的计数器器件进行测量。尽管光子计数器具有高的测量精度，从而允许以一个光子为单位进行检测，然而该系统颇为昂贵且用于测量的动态范围也很窄。通常，一个光子计数器可测量的光子数目为1秒大约100万个至1000万个。另一方面，为在所要测量的相对较大量的光的范围内进行成像，使用光电二极管以及模数(anal0g-t0-digital，AD)转换器。光电二极管累积经光电转换的电极电荷，并输出模拟信号。AD转换器将该模拟信号转换成数字信号。此种成像中的问题是模拟信号的传输所造成的噪声以及AD转换器的转换速度。为对少量的光进行检测，需要抑制噪声并且还需要增大AD转换中的位数目以实现精细的斩波(chopping)。然而，为此，需要具有特高速度的AD转换器。另外，如果使得具有大量像素以提高成像时的分辨率，则会显著增大用于AD转换的系统尺寸。
基本上，噪声低且精度高的光学检测与大的动态范围二者均是对少量光进行成像时所必需的。然而，尚无满足这两种要求的器件。举例来说，为减少X射线成像中的曝光量，需要具有等效于光子计数器水平的精度。然而，在普通的光子计数器中，无法获得足以用于进行成像的动态范围。另外，为提高分辨率，需要具有大量像素。然而，在此种情形中，包括计数器器件的系统非常昂贵。另一方面，日本专利文献JP-A-1995-67043提出一种使用时间分割(time division)的新光子计数方法。其通过执行关于在固定周期中是否有光子入射到光电二极管上的二值判断，并对通过重复进行该二值判断多次而获得的结果进行积分，来得到二维成像数据。也就是说，在每一固定周期中对来自光电二极管的信号进行感测，并且如果该周期的入射光子的数目为1以上，则无论入射光子的数目如何，均使连接至各像素的计数器递增1。如果光子入射的频率在时间轴上是任意的，则光子入射的实际数目与计数数目之间的关系遵循泊松分布(Poisson distribution)。因此，如果入射频率低，则上述关系变成近似线性的关系；而如果入射频率高，则可执行均勻校正。然而，根据日本专利文献JP-A-1995-67043中所揭露的技术，由于感测电路及计数器是每一像素所必需的，因此像素的开口面积被极大地减小。日本专利文献JP-A-2004-193675提出一种配置在采取上述时间分割计数方法的同时，计数器设置于像素阵列外。然而，感测电路及存储器仍然是每一像素所必需的。即使计数器设置于像素阵列外部，也要为每一像素提供计数器。因此，芯片的电路尺寸被不可避免地增大。此外，为在日本专利文献JP-A-1995-67043或JP-A-2004-193675中所揭露的配置中增大成像时的动态范围，需要在时间轴上精细地斩切光子入射的测量周期并提高像素存取速度。

发明内容
因此，期望提供一种成像器件以及一种照相机系统，以允许甚至在低照明度下也以较低噪声且以宽的动态范围进行成像或光强度测量。本发明的实施例涉及一种成像器件，该成像器件包括像素阵列部，其用作光接收部，在所述像素阵列部中以阵列形式设置有具有光电转换器件的多个像素，当光子入射时， 所述像素输出电信号；感测电路部，其中排列有多个感测电路，所述感测电路接收来自所述像素的所述电信号并执行关于在预定周期中是否有光子入射到所述像素上的二元判断；以及判断结果积分电路部，其具有如下功能，即针对所述各个像素或针对各像素群组来对所述感测电路的多个判断结果进行积分。所述判断结果积分电路部执行光子计数以对所述多个像素中的所述多个判断结果进行积分，从而得出入射到所述光接收部上的光子数量。本发明的另一实施例涉及一种照相机系统，该照相机系统包括成像器件；光学系统，其用于在成像器件上形成物体图像；以及信号处理电路，其用于处理成像器件的输出图像信号。所述成像器件包括像素阵列部，其用作光接收部，在所述像素阵列部中以阵列形式设置有具有光电转换器件的多个像素，当光子入射时，所述像素输出电信号；感测电路部，其中排列有多个感测电路，所述感测电路接收来自所述像素的所述电信号并执行关于在预定周期中是否有光子入射到所述像素上的二元判断；以及判断结果积分电路部，其具有如下功能，即针对所述各个像素或针对各像素群组来对所述感测电路的多个判断结果进行积分。所述判断结果积分电路部执行光子计数以对所述多个像素中的所述多个判断结果进行积分，从而得出入射到所述光接收部上的光子数量。根据本发明的这些实施例，通过在不减小像素的开口率的条件下不再需要模拟信号，能够甚至在低照明度下也以较低噪声且以宽的动态范围进行成像或光强度测量。


图1是显示根据本发明第一实施例的CMOS图像传感器(成像器件)的配置示例的图；图2是显示本实施例中的光接收部的原理图；图3是显示图2所示光接收部的格网(mesh)的单元网格(unit grid)上的平均光子入射次数与平均计数数目之间的关系的图；图4是显示本实施例中像素的电路配置的示例的图；图5是用于解释第一实施例中的像素区块的循环存取的图；图6是显示具有自参考功能(self-reference)的感测电路的示例的电路图；图7A至图7F是用于解释读取操作的示例的时序图，该读取操作是在图4所示像素的示例中使用图6所示具有自参考功能的感测电路来执行；图8是用于解释本发明的第二实施例的图，也是显示对应于第一实施例的像素区块在使用内部放大型光电二极管时的配置示例的图；图9A及图9B是当根据本发明实施例的成像器件应用于计算机断层检查 (Computer Tomography, CT)成像时的成像装置的原理图；图10是显示线性成像装置的示例的图，在该线性成像装置中，根据本发明实施例的成像器件(光接收器件)被排列成一维直线形状；图11是显示根据本发明实施例的成像器件(光接收器件)的防辐射保护示例的图；图12是显示通过对光子进行同时检测而对辐射入射方向进行估计的示例的示意图；图13是显示根据本发明第四实施例的CMOS图像传感器(成像器件)的配置示例的图；图14是用于解释使用根据第四实施例的成像器件进行的光子检测的时间分辨率的图；图15是显示根据本发明第五实施例的CMOS图像传感器(成像器件)的配置示例的图；图16是用于解释使用根据第五实施例的成像器件进行的光子检测的时间分辨率的图；以及
图17是显示采用本发明实施例的固态成像器件的照相机系统的配置示例的图。
具体实施例方式在下文中，将参照附图对本发明的实施例进行说明。另外，将按照以下顺序进行说明。1.本发明实施例的成像器件的特点概述2.第一实施例(成像器件的第一示例性配置)3.第二实施例(成像器件的第二示例性配置)4.第三实施例(成像器件的应用示例)5.第四实施例(成像器件的第三示例性配置)6.第五实施例(成像器件的第四示例性配置)7.第六实施例(照相机系统)1.本发明实施例的成像器件的特点概述在本发明实施例中，在高速并行读取领域中，实现了成像器件(CMOS图像传感器) 的最佳配置来作为使用光子计数的全数字图像传感器。首先，每一像素在特定周期内输出光子入射作为电信号。感测电路在一个帧周期内接收所述结果多次，并根据二元值来执行判断。成像器件例如通过对每一像素进行积分 Wir'^.M&MiM (gray-scale data)。 根据本发明实施例的成像器件具有基于此种基本配置的以下特征。时间分割光子计数使得无需通过在固定循环中将光子检测过程变成重复性检测来连续监测由系统中的光子入射产生的脉冲。着眼于此，在本发明实施例中，首先，不采用其中每一像素均具有单独的感测电路及单独的计数器的配置，而是按等级排列这三种组件。也就是说，在本发明实施例中，在采用时间分割光子计数的情况下，多个像素共享一个感测电路或多个感测电路共享一个计数电路。在本发明实施例中，举例来说，以循环方式读取共享感测电路的多个像素，并且在从上一次读取至当前读取的周期中执行曝光。因此，上述共享不会对曝光时间造成不利影响。另外，在执行对判断结果的计数处理以及用于将数据存储到存储器上的处理的同时，还可起动下一曝光。因此，尽管进行计数处理所需的时间会由于多个感测电路共享计数器而变长，然而这并不对曝光时间造成不利影响。另外，在本发明实施例中，通过对多个像素的计数结果进行相加来扩大光子计数的动态范围。通过将不同像素的结果存储在存储器的同一地址处，可非常容易地执行共享计数器的各像素之间的加法。另外，设定通过将光接收部的所有计数结果相加而得出入射光总量的功能。例如， 这可通过在数据输出部附近设置额外的加法器而容易地实现。另外，通过以直线或阵列形式提供此种光接收器件作为单元像素，便可对极少量的光进行检测并以宽的动态范围执行成像。
根据采用上述配置的本发明实施例，可显著地减小进行光子计数所需的电路尺寸。因此，通过对半导体成像器件使用小型化技术，可执行使用多个像素的高性能光子计数。光子计数的动态范围是利用时间方向上的多重分割(multi-division)与入射表面的多重分割而由格网的总数目决定，并且每一格网均具有二元值。格网的分辨率及计数数目的动态范围随半导体制造中的小型化技术的发展与速度的提高而增大。尽管根据本实施例仅利用一个成像器件便可实现精确的光强度检测或精确的成像，然而通过将根据本实施例的多个成像器件作为单元光接收器件而排列成阵列，可以更宽的动态范围实现精确的成像。由于每一光接收器件均具有计数功能，因而可容易地构建此种系统而无需使用昂贵的外部器件。另外，由于每一光接收器件均执行与入射光子数目本身直接相关的全数字计数， 因而在典型模拟成像器件中所观察到的光接收器件之间的灵敏度变化几乎不存在。也就是说，无需进行光接收器件之间的灵敏度调整。举例来说，如果根据本实施例的成像器件与用于利用少量X射线进行透射成像的闪烁器一起使用，则可以低的曝光度执行高精度且高分辨率的成像，并且系统的成本非常低。在下文中，将详细说明具有上述特征的作为根据本实施例的成像器件的CMOS图像传感器。2.第一实施例图1是显示根据本发明第一实施例的CMOS图像传感器(成像器件)的配置示例的图。总体配置的概述CMOS图像传感器100包括像素阵列部110、感测电路部120、输出信号线路群组
130、传输线路群组140以及判断结果积分电路部150。在CMOS图像传感器100中，如下文所述，多个像素共享一个感测电路。与此相对应，CMOS图像传感器100包括像素区块160_0至160-3...，像素区块 160-0至160-3...中的每一像素区块均包括位于同一列上的多个像素DPX以及包括选择电路。另外，CMOS图像传感器100包括行控制线路群组180以及行驱动电路170，行驱动电路170用于驱动像素阵列部110的像素DPX，以将像素DPX的电信号输出至输出信号线路
131。在像素阵列部110中，多个数字像素DPX在行方向及列方向上被排列成矩阵。每一数字像素DPX均具有光电转换器件，并具有用于在光子入射时输出电信号的功能。此外，如上所述，像素区块160-0至160-3...中的每一像素区块均是由选择电路以及同一列上的所述多个像素DPX形成。CMOS图像传感器100具有电路区块200，电路区块200例如通过判断在固定周期中经由输出信号线路131所传送的电信号的二元值、针对每一像素对判断结果进行多次积分并将多个像素的计数结果相加，来产生具有等级的二维成像数据。CMOS图像传感器100针对多个像素(在本实施例中，针对以像素区块160-0至 160-3...为单位的多个像素)对所获得的判断结果进行多次积分，从而得出入射到像素阵列部110(其为光接收部)上的光子数量。CMOS图像传感器100具有通过将多个像素的计数结果相加而扩大光子计数的动态范围的功能。像素阵列部110、感测电路部120以及判断结果积分电路部150设置于电路区块 200 中。在感测电路部120中，感测电路121-0、121-1、121-2、121-3...分别对应于像素阵列部Iio的像素区块160-0至160-3. · ·进行排列。感测电路121-0的输入端连接至输出信号线路131-0，形成像素区块160_0的所有像素DPX-00、DPX-10...以及DPX-pO的输出端均共同地连接至输出信号线路131-0。也就是说，所述多个像素DPX-OO至DPX-pO共享所述一个感测电路121_0。另外，将每一像素区块160(160-0至160-3)中的像素数目设定为例如128。在此种情形中，P为ο至127，并且像素区块160-0包括像素DPX-OO至DPX1270。感测电路121-1的输入端连接至输出信号线路131-1，形成像素区块160-1的所有像素DPX-01、DPX-11...以及DPX-pl的输出端均共同地连接至输出信号线路131-1。也就是说，所述多个像素DPX-Ol至DPX-pl共享所述一个感测电路121_1。像素区块160-1包括例如128个像素DPX-01至DPX1271。感测电路121-2的输入端连接至输出信号线路131-2，形成像素区块160_2的所有像素DPX-02、DPX-12...以及DPX_p2的输出端均共同地连接至输出信号线路131-2。也就是说，所述多个像素DPX-02至DPX-P2共享所述一个感测电路121_2。像素区块160-2包括例如1 个像素DPX-02至DPX1272。感测电路121-3的输入端连接至输出信号线路131-3，形成像素区块160_3的所有像素DPX-03、DPX-13...以及DPX_p3的输出端均共同地连接至输出信号线路131-3。也就是说，所述多个像素DPX-03至DPX-p3共享所述一个感测电路121_3。像素区块160-3包括例如1 个像素DPX-03至DPX1273。在感测电路部120中，对于其他像素区块(图未示出)，感测电路也被排列成供多个像素共享。判断结果积分电路部150具有如下功能例如通过针对每一像素对感测电路 121-0至121-3的判断结果进行多次积分并将所述多个像素的计数结果相加，来产生具有等级的二维成像数据。判断结果积分电路部150具有如下功能针对多个像素(在本实施例中，针对以像素区块160-0至160-3...为单位的多个像素)对所获得的判断结果进行多次积分，从而得出入射到像素阵列部110(其为光接收部)上的光子数量。判断结果积分电路部150具有寄存器151-0至151-3、选择电路152、计数电路153 以及存储器154。寄存器151-0至151-3用于保持对应感测电路121-0至121-3的判断值，这些判断值是经由传输线路141-0至141-3进行传送。选择电路152依序对寄存器151-0至151_3的输出进行选择，以将保持于相应寄存器151-0至151-3中的判断值提供至计数电路153。计数电路153对多个像素(在该示例中，为4个像素)的判断值执行计数处理，并将每一像素的计数结果存储于存储器154中，这些判断值是通过行选择而被读取之后由选择电路152进行选择。然后，计数电路153将多个像素的计数结果相加，并将加法结果存储于存储器IM 中。将在上一次读取时的像素数据从存储器巧4加载到计数电路153。在第一实施例中，判断结果积分电路部150包括一个计数电路153，并且所述多个寄存器151-0至151-3共享计数电路153。换句话说，根据第一实施例的CMOS图像传感器100使所述多个感测电路121-0至 121-3共享计数电路153。根据本实施例的CMOS图像传感器100被配置成具有上述特征配置。也就是说，CMOS图像传感器100被配置成使多个像素共享感测电路以进行循环存取，使得曝光时间可得到保证并可满足小的像素。另外，由于多个感测电路共享计数电路，因而可以最佳电路尺寸及处理速度形成 CMOS图像传感器100。CMOS图像传感器100具有通过将多个像素的计数结果相加而扩大光子计数的动态范围的功能。此处，将参照图2及图3对光接收部300的光接收及光子计数的基本原理进行说明，光接收部300是由根据本实施例的CMOS图像传感器100的电路区块200中的像素阵列部110形成。图2是显示本实施例中的光接收部300的原理图。图3是显示图2所示光接收部的格网的单元网格上的平均光子入射次数与平均计数数目之间的关系的图。另外，在图2中，为简明起见，以一维方式表示原来的二维光接收表面。通过利用被以相等距离划分的光接收表面310以及被以相等距离划分的时间轴 t (在图2中以二维方式表示)在光接收部300中形成三维格网MSH，来执行光子计数。每一格网MSH均具有二元值。也就是说，感测电路部120判断是否有一个或多个光子入射到每一格网MSH上。在此种情形中，例如，如果存在入射，则无论入射光子的数目如何，均判断为“1”;如果不存在入射，则判断为“0”。在图2中，对应于“1”的格网区块被以粗框显示。另外，图2中的附图标记IVT表示光子入射事件。另外，“1”的总数目由判断结果积分电路部150进行计数，然后被存储于存储器 154 中。此处，假设光子是在波动的同时相对于时间轴t适当均勻地入射，并且在表面方向上也是适当均勻地入射，则总计数数目与实际的入射光子数目之间的关系遵循泊松分布 (Poisson distribution)。图3是显示格网的单元网格CL上的平均光子入射次数与平均计数数目之间的关系的图。如图3所示，在平均入射次数为0. 1次以下的微弱光区域中，入射次数基本等于计
数数目。另外，如果平均入射次数为0.4次以下，则入射次数与计数数目之间的关系为近似线性的关系。也就是说，如果格网MSH的网格的总数目足够大于入射光子的数目，则计数值线性地反映入射光子的数目，因此可实现非常精确的计数。另外，通过在表面方向上或在时间轴t上缩小格网间距以增大网格的总数目，可提高计数的精度并同时扩大动态范围。也就是说，通过在半导体制造中使用高速电路技术及小型化技术，可在光接收部 300中提高光子测量的精度并显著扩大动态范围。另外，当表面方向上的光入射在很大程度上被局部偏置并且入射光的光量相对大时，以下配置是有效的。通过将表面方向格网划分成多个由一个以上网格区块形成的群组、针对每一群组来计算网格CL的平均计数数目、并且根据泊松分布执行校正，可提高测量精度。作为另外一种选择，通过在光接收表面310之前设置光学低通滤波器，还可有效地减轻入射光子在表面方向上的偏离。此外，在使用闪烁器进行X射线检测的情形中，由于当X射线入射时，光是从闪烁器发出并同时发生散射，因而闪烁器本身即用作光学低通滤波器。与数字像素相关的功能此处，将对数字像素DPX的配置的示例进行说明。如上所述，数字像素(在下文中将被简称为像素)DPX具有光电转换器件，并在光子入射时输出电信号。由于作为成像器件的CMOS图像传感器100具有用于像素DPX的复位功能及读取功能，因而可在任意时刻执行复位及读取。复位是指将像素DPX复位至不存在光子入射的状态。优选地，每一像素DPX均在光接收表面上包括透镜，或必要时还可在光接收表面上包括滤色器。尽管像素的此种基本功能接近于普通像素的基本功能，然而对于输出而言不需要作为模拟值形式的精度或线性度。此处，将对数字像素的配置的示例进行说明。图4是显示本实施例中像素的电路配置的示例的图。图4显示像素电路的示例，此像素电路在一个单元像素DPX中包括三个晶体管。所述一个单元像素DPX包括光电二极管111、传输晶体管112、复位晶体管113、放大晶体管114、累积节点115以及浮动扩散(floatingdiffusion, FD)节点116。传输晶体管112的栅电极连接至用作行控制线路的传输线路181，并且复位晶体管113的栅电极连接至用作行控制线路的复位线路182。放大晶体管114的栅电极连接至FD节点116，并且放大晶体管114的源电极连接至输出信号线路131。在像素DPX中，入射到像素的硅基板上的光产生电子与空穴对，并且光电二极管111将电子累积到累积节点115处。通过以预定时序接通传输晶体管112来将这些电子传送至FD节点116，从而驱动放大晶体管114的栅极。因此，将信号电荷作为信号读取至输出信号线路131。输出信号线路131可经由恒流源或电阻性装置而接地以实现源极跟随器 (source-follower)操作，或者可在读取之前接地并接着具有浮动状态，以便输出基于放大晶体管114的电荷电平。复位晶体管113通过在与传输晶体管112被同时接通时抽取累积于光电二极管 111中的电子，来将像素复位至累积之前的暗态(dark state)(即不存在光子入射的状态)。像素的此种电路或操作机制与模拟像素的电路或操作机制相同，并且可与模拟像素类似地作出各种变化。然而，数字像素是以数字方式输出一个光子的入射，而模拟像素则以模拟方式输出多个光子的总入射量。因此，数字像素与模拟像素具有不同的设计。首先，在为数字像素的情形中，需要对于一个光子的入射产生足够大的电信号。例如，在图4所示的具有放大晶体管的像素电路中，优选将FD节点116的寄生电容设定成尽可能小，FD节点116是形成源极跟随器的放大晶体管114的输入节点。在此种情形中，也优选将关于一个光子的入射的输出信号的幅值保持为充分大于放大晶体管114的随机噪声的幅值。另一方面，不同于模拟像素，由于无需考虑来自像素的输出信号中的线性度、精度或操作范围，因而例如可对源极跟随器的输入/输出(I/O)电源使用与用于数字电路的低电压相同的低电压。此外，优选将光电二极管的累积电荷容量设定成尽可能小。接着，将对根据第一实施例的CMOS图像传感器100的整体操作进行概述。如上所述，像素区块160(160-0至160-3...)包括128个数字像素DPX以及包括选择电路。选择电路选择这些像素中的一者来执行复位或读取。在该示例中，根据由行驱动电路170所驱动的行控制线路181及182，来选择像素区块160中的一个像素。在进行读取时，将是否有光子入射到所选像素上作为电信号输出至输出信号线路 131 (131-0至131-3...),并且由感测电路121 (121-0至121-3...)判断二元值。举例来说，感测电路121(121-0至121_3...)在光入射到所选像素上时将“ 1 ”判断为判断值，而在光未入射到所选像素上时将“0”判断为判断值，并锁存该判断值。首先将感测电路121 (121-0至121_3...)的判断值传送至寄存器151 (151-0至 151-3)。所述四个像素区块160-0至160-3共享计数电路153，并且通过选择电路152而依序对通过行选择所读取的四个像素执行计数处理。另外，将每一像素的计数结果存储于存储器154中。也就是说，首先将上一次读取时的像素数据从存储器巧4加载至计数电路153。在此种情形中，计数电路153在“1”存储于寄存器151 (151-0至151-3)中时将计数值增加“1”，而在“0”存储于寄存器151(151-0至151-3)中时则不对计数值进行更新。然后，将计数电路153的值返回至存储器154，于是完成对一个像素的计数处理。 依序对四个像素执行该处理。在执行此种计数处理的同时，像素区块160 (160-0至160- 与感测电路 121 (121-0至121-3)可并行地执行对下一行的读取及判断。例如，在一个帧周期中执行1023次此种数字读取，以为每一像素形成10位的灰度数据。在此种情形中，计数电路153为10位；并且由于“U8X4”个像素中的每一像素均具有10位的数据，因而存储器巧4为5120位。也就是说，CMOS图像传感器100作为以唯一的配置进行排列的光子计数器来运行。附带而言，计数电路153或存储器154的大小因应用而异。举例来说，当形成“4个像素宽X 4个像素长”的成像单元时，每一成像单元中所包含的各像素的数据均存储于存储器154的同一地址中。然后，通过存储器将入射到这16个像素上的光子的计数值加到计数电路153中。在此种情形中，总计数数目变为16次，并且14位是计数电路153所需的。另一方面，将存储器IM中的地址数目设定为32/(1/16)，并且每一地址均存储14 位的值。因此，所需容量为448位。作为另外一种选择，当仅对整个光接收表面上的总光子入射数目进行计数时，由于数据被保持于计数电路153中，因而无需提供存储器。在此种情形中，与512个像素的10位计数相对应的19位是计数器中的位数所必需的。作为另外一种选择，当根据应用而将功能从所有像素的二维成像变成总计时，为计数电路153设定14个位并且为“U8X4”个像素准备14位的存储器154。另外，对电路区块200的电平进行设定以满足“4X4”加法。对于所有像素的加法，优选地首先由电路区块200执行“4X4”加法、在输出电路中准备单独的加法器、并通过将来自存储器IM的多个输出值相加来计算总数。在此种情形中，由于输出单元的加法器的处理能力是在不存在预先加法的情形中的1/16，因而不需要进行高速处理。接着，将对第一实施例中的像素区块的循环存取进行说明。图5是用于解释第一实施例中的像素区块的循环存取的图。此处，为简明起见，显示其中像素区块是由16个像素形成并且共享一个感测电路的示例。每一像素区块160(160-0至160-3...)中所包含的16个像素是以循环方式依序存取。假设帧速率为1/30秒并且在该时间中对每一像素执行1023次读取，则区块处理的一个周期为大约32微秒。在该时间中需要完成对16个像素的读取。图5中横轴上的时间分割是被分配用于存取区块中的每一像素的时间t，并且最大宽度为2微秒。
另外，当像素区块160(160-0至160-3. · ·)如在图1所示的示例中一样包括128 个像素时，每一像素的存取时间为250纳秒。由于从每一像素进行的数据读取以及数据判断均是与半导体存储器的读取相似的简单操作，因而在该时间宽度中存在足够的余量。在上述循环存取中，循环地执行每一像素DPX的复位RST及读取RD。在此种情形中，存取时序因每一像素而异，但从复位RST至读取RD的用于实际曝光EXP的时间对于所有像素是相等的。由于可通过在循环范围内改变复位RST的时序来改变曝光时间，因而可调整灵敏度而不会对其他电路操作造成影响。例如，如果在每一像素DPX中在上一次读取RD之后立即对复位RST进行设定(与读取为相同的时间分割)，则曝光时间变为最大并且这对应于低照明度物体成像。相反，如果在对复位RST进行设定之后立即进行读取RD (为一次读取之前的时间分割)，则曝光时间变为最短并且这对应于高照明度物体成像。另外，如果在相同的时间分割中通过若干步骤改变复位时序，则可更自由地选择曝光时间。尽管计数处理CNT是在读取RD之后相继地执行，但下一像素的读取是并行起动的。此处，例如，第4号像素在t4时刻被读取，并且第1号像素被复位。此外，与此并行地执行第3号像素的计数处理。在该示例中，第4号像素的读取与第1号像素的复位是以时间分割方式顺次地执行。然而，在每一像素中均具有单独的复位机制的图4所示像素的情形中，可通过驱动两个行控制线路来同时且并行地执行第4号像素的读取与第1号像素的复位。如上所述，根据第一实施例的CMOS图像传感器100具有分级式结构，在该分级式结构中所述多个像素DPX共享感测电路121 (121-0至121-3)及寄存器151 (151-0至 151-3)，并且所述多个感测电路121 (121-0至121-3)共享计数电路153。可根据存取时间与每一电路的占用面积之间的关系，来优化每一共享率(sharing rate)0另外，可在水平方向(列排列方向)上排列多个图1所示具有四个像素区块的电路区块200。举例来说，通过并列排列32个电路区块200并使这些电路区块并行地操作，可形成包括“U8X 128”个像素的光接收器件。在下文中，对此光接收器件的性能进行评估。假设以30帧/每秒的速度执行每一像素10位的成像。当将所有像素的计数次数相加并将结果用于单一光子计数器中时，计算出每秒的总光子计数总数的最大值为“ 1 X 128 X 1023 X 30”，达到5亿。即使仅使用泊松分布的线性区域，最大值也为2亿。如果进行校正，则计数也有可能会超过上述值。此外，如上所述，此光接收器件可根据其应用而用于二维成像，且还可用作用于光子计数的单一光接收器件。通过外部改写内部寄存器值，可容易地改变操作模式。在同一方法中，通过改变复位时序来改变曝光时间也是可编程的。
此外，如上所述，本实施例中所用的数字像素具有光电转换器件，并具有用于根据光子入射来输出电信号的功能。例如，本实施例中所用的数字像素被配置成如图4所示。此外，为在读取从数字像素所读取的数据时抵消像素中的输出变化，期望在进行感测时引入以下自参考功能。也就是说，从像素读取复位状态中的输出以及曝光后的信号输出，并且感测电路对这两者中的任一者加上偏移值并将通过加上偏移值而获得的信号与这两者的另一信号相比较，从而执行二元判断。图6是显示具有自参考功能的感测电路的示例的电路图。图6所示的感测电路121A包括开关SW12USW122及SW123、电容器C121及C122、 反相器IV121及IV122、以及偏移信号OFFSET的供应线路L121。开关SW121的端子a连接至电容器C121的第一端子以及电容器C122的第一端子， 并且开关SW121的端子b连接至端子SIG，端子SIG连接至输出信号线路。电容器C121的第二端子连接至反相器IV121的输入端子、开关SW122的端子a以及开关SW123的端子a。电容器C122的第二端子连接至偏移信号OFFSET的供应线路L121。反相器IV121的输出端子连接至反相器IV122的输入端子以及开关SW122的端子 b。反相器IV122的输出端子连接至开关SW123的端子b以及输出端子SA0UT。此处，将对在图4所示像素的示例中使用图6所示具有自参考功能的感测电路而执行的读取操作的示例进行说明。图7A至图7F是用于解释读取操作的示例的时序图，该读取操作是在图4所示像素的示例中使用图6所示具有自参考功能的感测电路执行的。图7A显示施加至图4所示复位线路182的复位脉冲RESET，图7B显示施加至图4 所示传输线路181的读取脉冲READ。图7C显示开关SW121的接通/断开(0N/0FF)状态，图7D显示开关SW122的接通 /断开状态，图7E显示开关SW123的接通/断开状态，并且图7F显示偏移信号OFFSET。首先，接通开关SW121及SW122以将复位脉冲RESET施加至像素DPX的复位线路 182，从而使复位状态中的像素输出被读取至输入端子SIG。然后，断开开关SW122，以保持复位输出。接着，将脉冲READ施加至像素DPX的传输线路181，并且将作为曝光结果的信号输出输入至端子SIG，以断开开关SW121。在该时间段中，将偏移信号OFFSET输入保持在0V。然后，略微增大偏移信号OFFSET的电平，以通过电容器C122将偏移电位加到读取
信号上。接着，将复位状态中的输出与通过将小的偏移值加到读取信号上而获得的输出相比较。当光子入射到图4所示的像素上时，后一信号具有比前一信号低的电位。因此，将 “0”输出至输出端子SAOUT。当光子未入射到像素上时，以与在光子入射到像素上时的方式相反的方式将“1”输出至输出端子SAOUT。最后，接通开关SW123，以锁存判断结果。此自参考功能抵消了每一像素中由于放大晶体管114的阈值变化而出现的固定噪声，使得对小的信号执行精确的二元判断也成为可能。另外，在上述顺序中，也能抵消在复位时出现的kTC噪声。另外，在进行模拟信号的AD转换时，在相关双采样(correlateddouble sampling,⑶S)中也可预期出现类似的效应。在此种情形中，在用于二元判断的感测中，双重读取及判断所需的时间一直是固定的。因此，还可按下述方式降低来自像素的放大晶体管的或感测电路本身的热噪声或闪烁噪声(flicker noise)的影响。也就是说，由于在两次读取中低频带中的噪声常常会以类似的方式叠加，因而影响可被抵消。另外，高频带中的噪声可限制感测电路的电容性负载的灵敏度。因此，通过在可正确执行感测的范围内将电容性负载设定为尽可能大，可将有影响的噪声的带宽缩小至最小。在进行AD转换时的相关双采样中，进行转换所需的时间在许多情形中会根据信号强度或位数而改变。因此，宽带中的噪声必然会影响电路。不受上述示例的限制，所述电路可将通过将偏移值加到复位信号上而获得的信号与读取信号相比较，从而执行判断。作为另外一种选择，也可首先获取读取信号，然后对像素进行复位以获取复位信号，并对这两个信号中的任一者加上偏移值，以进行比较判断。在此种情形中，难以对kTC 噪声进行抵消，但可对像素变化所造成的固定噪声进行抵消。因此，优点在于，这可普遍应用于所有像素配置。即使应用此自参考功能，感测电路的数目也远远小于普通AD转换器中的数目。因此，不需要占用大的面积。此外，为实现数字像素，使用内部放大型光电二极管也是良好的选择。已知雪崩光电二极管(avalanche photodiode，APD)为内部放大型光电二极管，其通过由电场使经过光电转换的电子空穴对加速来产生雪崩放大。相关技术中的使用APD的光子计数器仅执行像素信号的模拟放大、执行脉冲输出并通过外部电路检测该脉冲输出。在此种情形中，使用盖革模式(Geiger mode)执行约100 万倍的放大来检测单一光子。因此，需要40V的高压，并且也不提供检测电路。因此，难以实现像素的小型化或高速并行操作。另一方面，应用于本实施例的数字像素不需要盖革模式操作。由于在使用简单的电路配置的芯片中进行时间分割二元检测可显著地降低检测电路噪声及信号负载，因而可在线性模式中以小的增益对单一光子进行检测。并且，在此种情形中，可使用图4所示的像素电路，但如果例如获得1000倍的放大，则无需提供像素的放大晶体管。3.第二实施例接着，将对其中内部放大型二极管应用于光接收器件的配置的示例予以说明来作为第二实施例。
图8是用于解释本发明的第二实施例的图，并且也是显示与第一实施例相对应的使用内部放大型光电二极管的像素区块的配置示例的图。在第二实施例中，像素区块160B仅包括一组内部放大型光电二极管IllB以及对应于内部放大型光电二极管IllB的传输(选择)晶体管112B。也就是说，该示例中的像素DPXB是仅由内部放大型光电二极管IllB以及对应于内部放大型光电二极管IllB的传输(选择)晶体管112B形成。同一行上的每一像素DPXB 的传输晶体管112B的栅电极连接至共用传输线路181B。另外，每一像素区块160B的多个像素的传输晶体管112B的源极或漏极连接至共用输出信号线路131。另外，复位晶体管11 连接于各输出信号线路131与复位电位线路LVRST之间。 每一复位晶体管113B的栅电极均连接至共用复位线路182B。在该示例中，每一像素DPXB均通过复位晶体管131B、输出信号线路131以及传输晶体管112B进行复位。4.第三实施例接着，将对使用根据第一实施例或第二实施例的成像器件的多个光接收器件(光接收单元及电路区块)的成像装置配置的示例予以说明来作为第三实施例。在以一般CXD型或CMOS传感器型成像器件为代表的半导体成像装置中，CXD输出单元的放大器电路中或连接至CMOS传感器的各个像素的源极跟随器电路中存在特性变化。此外，在一般的半导体成像装置中，该特性变化被原原本本地反映为由所累积电子的数目转换成模拟电信号的效率的变化上。另外，由于AD转换器的转换变化也被直接反映在信号变化上，因而相应芯片的有效灵敏度的变化非常大。因此，当通过在普通半导体成像装置中对所述多个成像器件进行排列来执行大面积成像时，需要通过调整每一芯片的增益来使灵敏度均勻。另一方面，由于应用时间分割光子计数的本发明实施例的成像器件(光接收器件)基本上不对模拟信号进行处理，因而相应芯片中的灵敏度变化非常小。因此，通过将这些成像器件排列成一维直线形状或二维阵列，可形成大的成像表举例来说，通过将闪烁器设置于光接收器件前面，可使用此成像装置在医疗或安全应用中进行辐射成像。另外，由于灵敏度高且噪声量小，因而成像装置可正确地检测极少
量的辐射。因此，例如在医疗成像中，通过限制辐射的量，可显著减少待成像物体所受的曝光量。图9A及图9B是当本发明实施例的成像器件应用于计算机断层检查(Computer Tomography, CT)成像时的成像装置的原理图。以圆柱形状环绕物体OBJ的成像装置400包括X射线源410以及数千个成像器件 420，成像器件420被以阵列形式设置成面对X射线源410并且使用根据本发明实施例的光子计数器。阵列表面沿圆柱体的内壁而弯曲，使得各成像器件面对X射线源410且各成像器件与X射线源410之间具有相等的距离。在每一成像器件420中，闪烁器422在本发明的实施例中附接至光子计数器421 的光接收表面421a侧，并且准直仪(collimator) 423设置于X射线的入射侧。从X射线源410透射穿过物体OBJ并接着透射穿过准直仪423的X射线被闪烁器 422转换成可见光并被光子计数器421检测到，从而得出辐射量。成像装置400围绕物体OBJ转动，从而以所有角度对物体OBJ进行成像；并且对所获得的数据执行运算处理，以产生物体OBJ的横截面透射影像。根据本发明实施例的成像器件的光子计数器具有非常高的动态范围以及高灵敏度的读取，且不具有噪声。另外，由于成像器件在内部包括计数电路，因而甚至也可以高的位分辨率来执行高速成像。因此，即使显著减少X射线的量，也可实现精确的成像，并且该系统并不昂贵。作为类似成像系统的示例，存在用于医疗应用的SPECT。SPECT使用闪烁器来检测Y射线，但使用光电倍增管来检测极少量的Y射线。如果使用本发明实施例中的光子计数器，则会显著降低检测器的成本，并且也不需要使用外部检测电路。因此，由于检测器的数目可被增大数十倍，因而可显著地提高灵敏度。图10是显示线性成像装置的示例的图，在该线性成像装置中，根据本发明实施例的成像器件(光接收器件)被排列成一维直线形状。根据本发明实施例的成像器件(光接收器件)510以直线形式交替地排列在线性成像器件500中。通过在箭头A的方向上移动线性成像器件500，可在成像器件(光接收器件)510 的有效像素区域520中对宽的成像表面进行均勻扫描。为进行扫描，优选在有效像素区域520的纵向方向(行方向)上以一定间距进行逐步移动，或者可移动物体。可通过使某些像素彼此重叠来对有效像素区域之间的连接部分进行平均处理。例如，每一成像器件(光接收器件)510的有效像素区域520均具有如下配置，其中将图1所示像素阵列部的1 个区块排列于水平方向(列方向)上。也就是说，每一成像器件(光接收器件)510的有效像素区域520均由“512X128”个物理像素形成。此处，假设“8X8”个物理像素的计数值的加法结果为像素单位(逻辑像素)，则逻辑像素的数目为64X16个。当每一物理像素均具有10位的分辨率时，每一逻辑像素的分辨率为16位。如果这64个成像器件(光接收器件)510如图10所示被以直线形式排列，则线性成像器件500中排列有总共4096个16位的逻辑像素。此线性成像装置可容易地实现小型成像。因此，用于医疗或安全应用的X射线成像可通过与闪烁器相组合而具有高的精度以及非常高的灵敏度(低噪声)。由于可减少X射线的绝对量，因而甚至在进行线成像(line imaging)时也可抑制曝光量。另外，该系统并不昂贵。另外，可将多个此种线性成像装置以相等距离排列在扫描方向上，以缩短扫描距离。在此种情形中，可进一步降低曝光量。此外，为防止透射穿过闪烁器的X射线损坏成像器件，例如可将成像器件420放置于远离闪烁器422的位置并使用如图11所示的光纤4M将闪烁器的发射光线传送至成像器件420。在图11所示的示例中，用于阻挡X射线的X射线屏蔽板425设置于成像器件420 的光子计数器421的光接收表面421a与闪烁器422的光接收单元之间，并且光纤似4被设置成绕过X射线屏蔽板425。另一方面，为在医疗或科学领域中的测量中进行辐射检测，可能需要具有辐射的照射角度的信息。此情形中所用的光子计数器需要具有高的时间分辨率，以用于指定检测时间。举例来说，在用于医疗应用的PET中，施与病人的放射性材料产生正电子，并且正电子立即与电子进行复合以激发一对Y射线。该对Y射线在相对的两个方向上进行发射， 并由两个检测器(闪烁器)同时且并行地检测。以此方式，在连接两个检测器的直线上估计放射性材料的存在。一般而言，在PET中，需要以高的时间分辨率来执行对同时检测的判断，以降低检测时的噪声。图12是显示通过对光子进行同时检测而对辐射入射方向进行估计的示例的示意图。图12显示SPECT中的简单应用。由于从物体OBJ所发出的γ射线中的垂直于闪烁器(检测器)422入射的、射线，大量光子群组同时入射到一个成像器件420的光子计数器421上。另一方面，由于倾斜地入射到闪烁器(检测器)422上的Y射线，分布于所述多个成像器件420中的各光子群组是同时入射的。因此，利用与同时检测到的光子的分布有关的信息，可对Y射线的入射方向进行估计。通常，在SPECT中使用准直仪来利用与仅垂直入射的光子有关的信息。然而，如果检测器具有高的时间分辨率且可容易地使用这些检测器，则可更显著地扩大信息量。也就是说，为通过减小此检测器中的检测误差以提高检测精度，使在对光子入射的同时检测进行判断时所用的时间分辨率较高至关重要。在下文中，将对一种与本发明实施例相关的用于提高光子计数器中的光学检测的时间分辨率的新技术以及芯片架构予以说明来作为第四实施例及第五实施例。5.第四实施例图13是显示根据本发明第四实施例的CMOS图像传感器(成像器件)的配置示例的图。第四实施例的CMOS图像传感器(成像器件)100C与图1所示根据第一实施例的 CMOS图像传感器100的不同之处在于，其具有用于提高光学检测的时间分辨率的功能。基本上，CMOS图像传感器100C被配置成使判断结果积分电路部150C具有用于提高光学检测的时间分辨率的功能。判断结果积分电路部150C包括感测电路部120、第一寄存器部210、第二寄存器部 220,4位总线230以及输出电路240。第一寄存器部210具有4位寄存器211-0、211-1...，这些4位寄存器211-0、211-1...用于依序传送与像素阵列部110的像素列排列对应的感测电路121-0、 121-1...的输出。第一寄存器部210所具有的配置等效于其中线路缓冲器被排列于四行中的配置， 这些线路缓冲器用于保持并输出一个行的读取数据。第二寄存器部220具有4位寄存器221-0、221-1...，这些4位寄存器221-0、 221-1...用于依序传送第一寄存器部210的4位寄存器211-0、211-1...的输出。第二寄存器部220所具有的配置等效于其中线路缓冲器被排列于四行中的配置， 这些线路缓冲器用于保持并输出一个行的读取数据。总线230将第二寄存器部220的输出数据传送至输出电路M0。输出电路240具有计数电路Ml以及输出锁存器M2。计数电路241对通过总线 230所传送的每一行的“ 1，，数据进行计数或相加。并且，在第四实施例中，像素区块160(160-0、160_1...)如在第一实施例中一样被配置成包括1 个数字像素DPX以及选择电路。该选择电路选择这些像素中的一个像素来执行复位或读取。并且，在第四实施例中，根据由行驱动电路170所驱动的行控制线路180来选择像素区块中的一个像素。在进行读取时，将是否有光子入射到所选像素上作为电信号输出至输出信号线路 131，并且由感测电路121(121-0、121-1...)判断二元值。举例来说，感测电路121(121-0、121_1...)在光入射到所选像素上时确定“ 1 ”为判断值，而在光未入射到所选像素上时确定“0”为判断值，并且锁存该判断值。然后，将感测电路121(121-0、121_1...)的判断值传送至第一 4位寄存器部的4 位寄存器211(211-0、211-1...)的第一位。因此，便可对下一行进行信号读取及判断。对四个行连续执行此操作。当各个行的判断值被存储于4位寄存器211 (211-0、 211-1...)的不同位中时，这些判断值被同时传送至下一级的第二寄存器部220的4位寄存器 221(221-0、221-1···)。然后，将每一列中的第二寄存器部220的4位寄存器221 (221-0、221_1...)中所保持的数据依序输出至4位总线230，接着传送至输出电路M0。计数电路Ml设置于输出电路240中，以对每一行的“1”数据进行计数或相加。在四个行的所有列数据项目均被传送之后，将每一行的加法值存储到输出锁存器242中。另一方面，与上述传送操作并行地连续执行像素阵列部110的读取，并将随后四行的判断值存储到第一寄存器部210的4位寄存器211(211-0、211-1...)中。也就是说， 数据读取与数据向输出电路MO的传送是流水线操作(pipelined)。在此芯片中，假设执行一个行的读取需要250纳秒，则执行1 列的数据传送的时间为1微秒。由于一个列的4位传送为7. 8纳秒，因而普通半导体电路中的数据传送时间是足够的。外围电路配置非常简单。另外，对于从外部进行的数据读取，优选在1微秒内获取存储于输出电路240的输出锁存器M2中的四个行的计数值。由于该时间对于读取而言非常充分，因而外部系统可从大量成像器件并行地读取数据。外部系统可对所有行的读取数据进行相加，以获得在最大32微秒的单位曝光时间内入射到成像器件上的光子的总数目。通过将此重复1025个循环并连续地对计数值进行相加，可在1/30秒内获得对位灰度数据。此处，将参照图14对使用根据第四实施例的成像器件进行的光子检测的时间分辨率进行说明。图14是用于解释使用根据第四实施例的成像器件进行的光子检测的时间分辨率的图。图14显示其中随着时间的进行而对每一行依序执行读取及复位的状态。在PET等中，当Y射线入射到闪烁器上时，产生大量光子，这些光子入射到对应的成像器件上。假设该时刻为虚线251，则光子仅在行读取(用粗斜线表示RD)中被选择性地检测，其中曝光时间包括该时间。在该示例中，执行检测，直到从光子产生之后立即进行读取(行地址7)开始所述行地址差不多循环一圈为止，接着数据变为零。也就是说，如果在行地址循环一圈的周期中连续或间歇地出现为1以上的行数据输出，则这便是光子产生。此处，同时入射到成像器件上的光子的总数目是一圈中的行数据输出的总加法值。另外，可估计出，产生时间是在第一次出现为1以上值的输出的行的读取时间与该行之前的行的读取时间之间的252处。时间分辨率是一个行的读取时间，即250纳秒。也就是说，利用该方法，通过在对每一行的读取时序进行移位的同时以循环方式执行光子检测，由每一行的入射次数的分布来确定当多个光子同时入射到成像器件上时的入射时间。在此种情形中，每一行的读取时序移位量对应于时间分辨率。因此，如果使移位量较小，则检测的时间分辨率会与移位量成比例地增大。6.第五实施例图15是显示根据本发明第五实施例的CMOS图像传感器(成像器件)的配置示例的图。根据第五实施例的CMOS图像传感器(成像器件)100D与图13所示根据第四实施例的CMOS图像传感器100C的不同之处在于以下方面。在第四实施例中，移位量几乎等于一行的读取时间。并且，在第五实施例中，即使在不改变读取时间的情况下减小移位量，也可提高时间分辨率。在判断结果积分电路部150D中，两个相邻的感测电路121-0及121_1对应于感测电路部120D中的一个行。与此相对应，第一寄存器部210D的两个相邻的4位寄存器211_0及211_1对应于一个行。另外，在第二寄存器部220D中，位寄存器222-0...对应于4位寄存器而排列。并且，在第五实施例中，像素区块160(160-0、160_1...)如在第四实施例中一样被配置成包括1 个数字像素DPX以及选择电路。该选择电路选择这些像素中的一个像素来执行复位或读取。并且，在第五实施例中，根据由行驱动电路170所驱动的行控制线路180来选择像素区块中的一个像素。另外，在第五实施例中，为每一列均准备两个电路以用于读取，使得在奇数行与偶数行中交替地对不同电路进行连接。例如，在进行像素DPXOO的读取时，将是否有光子入射到所选像素上作为电信号来输出至输出信号线路131-1，并且由感测电路121-0判断二元值。举例来说，感测电路 121-0在光入射到所选像素上时确定“1”为判断值，而在光未入射到所选像素上时确定“0” 为判断值，并且锁存该判断值。然后，将感测电路121-0的判断值传送至第一 4位寄存器部 210D的4位寄存器211-0的第一位。对四个行执行此种读取。另一方面，在进行像素DPXOl的读取时，将是否有光子入射到所选像素上作为电信号来输出至输出信号线路131-1，并且由感测电路121-1判断二元值。判断值由感测电路 121-1进行锁存，接着被传送至下一级的4位寄存器211-1。对四个行执行此种读取。在对四个行执行上述读取之后，将判断值同时传送至下一级的第二寄存器部220D 的8位寄存器222。然后，将每一行的保持于8位寄存器222中的数据依序输出至8位总线230D，接着传送至输出电路MOD。计数电路MlD设置于输出电路MOD中，以对每一行的“1”数据进行计数或相加。在八个行的所有列数据项目均被传送之后，将每一行的加法值存储到输出锁存器M2D中。因此，读取、传送以及输出的过程基本上与图14所示的过程相同，但在该示例中， 读取操作是根据奇数行与偶数行的两条线路来划分。在将时序移位半个周期的同时，并行地执行这些操作。此处，将参照图16对使用根据第五实施例的成像器件进行的光子检测的时间分辨率进行说明。图16是用于解释使用根据第五实施例的成像器件进行的光子检测的时间分辨率的图。图16显示其中随着时间的进行而对每一行依序执行读取及复位的状态。通过并行地提供两个读取电路，无需等待完成前一行的读取便可起动下一行的读取。另外，读取时间的移位量为读取周期的一半。在PET等中，当Y射线入射到闪烁器上时，会产生大量光子，这些光子入射到对应的成像器件上。假设该时刻为虚线253，则光子仅在行读取(用粗斜线表示RD)中被选择性地检测，其中曝光时间包括该时间。在该示例中，执行检测，直到从光子产生之后立即进行读取(行地址1 时开始行地址差不多循环一圈为止，接着数据变为零。也就是说，如果在行地址循环一圈的周期中连续或间歇地出现为1以上值的行数据输出，则这便是光子产生。此处，同时入射到成像器件上的光子的总数目是一圈中的行数据输出的总加法值。另外，可估计出，产生时间是在第一次出现为1以上值的输出的行的读取时间与在该行之前的行的读取时间之间的2M处。时间分辨率是一个行的读取周期的一半，即125纳秒。因此，可在不缩短读取周期本身的情况下减少读取周期的移位量。例如，也可通过进一步增大读取系统的数目，来达到与光电倍增管相当的时间分辨率。举例来说，在应用于PET的情形中，将根据本发明实施例的大量成像器件排列成环形；并且对于各成像器件的每一单位曝光，系统均依序读取每一行的光子的数目。然后，当检测到光子的产生时，将同时入射到成像器件上的光子的总数目以及产生光子时的时间戳(time stamp)记录到存储器上。这些是以最高效的方式收集的必要且充分的数据。通过在完成成像之后对这些数据进行组合以识别光子同时入射到上面的一对成像器件，可认为在连接该对成像器件的线上存在照射物质。与相关技术相比，利用此种技术可显著地增大成像器件本身的数目。另外，还可显著地扩展在其上面要确定光子的同时入射的成像器件的组合自由度。因此，由于可显著地提高灵敏度，因而可显著地减少所施与的药物的量。因此，可降低受照射对象的辐射照射量，并且通过抑制光子的偶然同时产生来提高测量精度。另外，根据上述第一实施例及第二实施例的固态成像器件还可用作数字照相机或摄像机的成像器件。7.第六实施例图17是显示照相机系统的配置示例的图，在该照相机系统中应用根据本发明实施例的成像器件。如图17所示，照相机系统600包括成像器件610，根据本发明实施例的CMOS图像传感器(成像器件)100可应用于成像器件610。照相机系统600包括用于对入射到成像器件610 (形成物体影像)的像素区域上的光进行引导的光学系统，例如用于在成像表面上形成入射光(影像光)的透镜620。另外，照相机系统600包括用于驱动成像器件610的驱动电路(DRV) 630以及用于处理成像器件610的输出信号的信号处理电路(PRC)640。驱动电路630包括时序产生器(图未示出)，时序产生器产生各种时序信号，并以预定的时序信号来驱动成像器件610，这些时序信号包括用于驱动成像器件610中的电路的起动脉冲或时钟脉冲。另外，信号处理电路640对成像器件610的输出信号执行预定信号处理。由信号处理电路640所处理的图像信号被记录在记录媒体(例如存储器)上。通过打印机等对记录于记录媒体上的图像信息进行硬拷贝(hard copy)。另外，由信号处理电路640所处理的图像信号作为动态图像被投影到由液晶显示器等形成的监视器上。如上所述，通过在成像装置(例如数字照相机)中设置上述固态成像器件100作为成像器件610，可实现耗电量低的高精度照相机。另外，尽管当在同一半导体基板上设置像素以及感测电路时，需要采用其中多个像素共享感测电路的图1所示配置，然而近几年来还出现一种利用晶圆接合(wafer bonding)技术以多个层来形成半导体层的技术。在此种情形中，例如，可在每一像素的下层中设置每一像素的感测电路。并且，在此种情形中，通过使多个感测电路共享包括计数器的集成电路，可容易地执行像素之间的加法。因此，可改善成像时的动态范围。本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。
权利要求
1.一种成像器件，其包括像素阵列部，其用作光接收部，在所述像素阵列部中以阵列形式设置有具有光电转换器件的多个像素，当光子入射时，所述像素输出电信号；感测电路部，其中排列有多个感测电路，所述感测电路接收来自所述像素的所述电信号并执行关于在预定周期中是否有光子入射到所述像素上的二元判断；以及判断结果积分电路部，其具有如下功能，即针对所述各个像素或针对各像素群组来对所述感测电路的多个判断结果进行积分，其中，所述判断结果积分电路部执行光子计数以对所述多个像素中的所述多个判断结果进行积分，从而得出入射到所述光接收部上的光子数量。
2.根据权利要求1所述的成像器件，其中，通过利用被以相等距离划分的光接收表面以及被以相等距离划分的时间轴在所述光接收部中形成多个格网，来执行所述光子计数。
3.根据权利要求2所述的成像器件，其中，每一格网具有两个值逻辑1及逻辑0，所述感测电路中的每一者均判断是否有一个或多个光子入射到所述每一格网上，并在存在入射时，无论入射光子的数目如何，均判断为1，而当不存在入射时，判断为0，以及所述判断结果积分电路部对各所述感测电路的1的和进行计数。
4.根据权利要求1 3中任一项所述的成像器件，其中，在所述像素阵列部中形成有多个像素区块，各所述像素区块包括多个像素及选择构件，并且在所述感测电路部中，对应于所述像素区块中的各像素区块设置单独的感测电路。
5.根据权利要求4所述的成像器件，其中，所述像素区块的所述选择构件以循环方式选择对应像素区块中的所述像素，并向所述感测电路输出所选像素的信号，并且所述感测电路判断在从上一次选择到当前选择的固定周期中在各所述像素上是否有光子入射。
6.根据权利要求5所述的成像器件，其中，设有复位功能，所述复位功能用于将所述像素中的各像素复位至光子未入射的状态，并且设有调整功能，所述调整功能用于通过在所述像素区块中各像素的选择性输出与下一选择性输出之间插入复位处理，使得各像素中的曝光时间固定，来调整曝光周期。
7.根据权利要求1 3中任一项所述的成像器件， 其中，所述判断结果积分电路部包括计数电路，其用于执行对所述感测电路的判断结果进行积分的计数处理；以及存储器，其用于存储所述计数电路中各像素的计数结果， 其中，所述多个感测电路共享用于对所述判断结果进行积分的所述计数电路。
8.根据权利要求1 3中任一项所述的成像器件，其中，在所述像素阵列部中，所述多个像素排列成矩阵形式， 所述判断结果积分电路部输出各行中的光子入射的加法值。
9.根据权利要求8所述的成像器件，其中，所述判断结果积分电路部包括至少一个寄存器部，其包括至少一个线路缓冲器，所述至少一个寄存器部保持并输出各行的所述感测电路的判断值；总线，其传送所述线路缓冲器的输出数据；以及计数电路，其用于执行对所述感测电路的判断结果数据进行积分的计数处理，所述判断结果数据是经由所述总线进行传送的。
10.根据权利要求9所述的成像器件，其中，在所述感测电路部中，在各列中设置有多条线路的感测电路，该感测电路执行关于读取多个像素的判断，并且所述判断结果积分电路部用于在对时间进行移位的同时读取各列中的所述多条线路的所述感测电路的判断值，将所述判断值保持在所述寄存器部中，并经由所述总线传送存储于所述寄存器部中的所述多条线路的数据。
11.根据权利要求1 3中任一项所述的成像器件，其中，设有复位功能，所述复位功能用于将所述像素中的各像素复位至光子未入射的状态，所述感测电路通过读取复位状态中的信号以及曝光后的读取信号、对所述复位状态中的信号和所述读取信号中的任一者加上偏移值，并且将通过加上所述偏移值而获得的信号与所述复位状态中的信号和所述读取信号中的另一信号相比较，来执行所述二元判断。
12.根据权利要求1 3中任一项所述的成像器件，其中，以直线或阵列形式设置多个电路区块，所述电路区块中的各电路区块均包括所述像素阵列部、所述感测电路部以及所述判断结果积分电路部。
13.一种照相机系统，其包括成像器件，其为权利要求1 12中任一项所述的成像器件；光学系统，其用于在所述成像器件上形成物体图像；以及信号处理电路，其用于处理所述成像器件的输出图像信号。
全文摘要
本发明涉及成像器件及照相机系统。该成像器件包括像素阵列部，其用作光接收部，在像素阵列部中以阵列形式设置有具有光电转换器件的多个像素，当光子入射时，像素输出电信号；感测电路部，其中排列有多个感测电路，感测电路接收来自像素的电信号并执行关于在预定周期中是否有光子入射到像素上的二元判断；以及判断结果积分电路部，其具有如下功能，即针对各个像素或针对各像素群组来对感测电路的多个判断结果进行积分，其中，判断结果积分电路部执行光子计数以对多个像素中的多个判断结果进行积分，从而得出入射到光接收部上的光子数量。本发明甚至在低照明度下也以较低噪声且以宽的动态范围进行成像或光强度测量。
文档编号H04N5/369GK102572319SQ20111028749
公开日2012年7月11日 申请日期2011年9月26日 优先权日2010年10月1日
发明者西原利幸 申请人:索尼公司