专利名称：一种音频通道数据接入设备的利记博彩app
技术领域：
本发明涉及音频通信及信息处理设备，尤其涉及一种音频通道数据接入设备。
背景技术：
现有的音频通信设备、信息处理设备中，无法对音频终端设备的数据交换及状态进行监测控制，无法保证数据传输的准确性和可靠性，同时不能实现与上位机进行数字信息的模拟远距离传输。随着当今通信技术的飞速发展，传统的音频通信设备、信息处理设备的功能已不能满足现代化发展的需求，因此，研发一种音频通道数据接入设备就成为必然。
发明内容
鉴于上述现有技术存在的问题，本发明提供一种音频通道数据接入设备。本设备利用音频通道与音频终端设备连接，利用模拟音频通信技术和数字信号处理技术实现数字信息的模拟远距离传输，利用数字通信技术解决数据传输的准确性和可靠性，利用数据通信接口技术实现与上位机的数据交换，从而使上位机能够实现与远端的音频终端设备进行数据交换以及状态控制。本发明采取的技术方案是一种音频通道数据接入设备，其特征在于包括音频线路接口模块、模拟信号处理模块、数字信号处理模块、单片机模块及串口和网口，其中，音频线路接口模块与模拟信号处理模块连接，模拟信号处理模块与数字信号处理模块连接，数字信号处理模块连接与单片机模块连接，单片机模块与串口及网口连接。本发明的有益效果是利用音频终端设备现有通信接口解决音频通道数据接入问题，利用数字通信技术提高了数据传输的准确性和可靠性，利用数据通信接口技术实现了与上位机的数据交换，从而使上位机能够实现与远端的音频终端设备进行数据交换以及状态控制。因此，本设备通用性强。
图12是数字信号处理模块及单片机模块连接原理框图。图13是数字信号处理功能框图。
具体实施例方式以下结合附图对本发明作进一步说明。参照图1，一种音频通道数据接入设备，其特征在于包括音频线路接口模块、模拟信号处理模块、数字信号处理模块、单片机模块及串口和网口，其中，音频线路接口模块与模拟信号处理模块连接，模拟信号处理模块与数字信号处理模块连接，数字信号处理模块连接与单片机模块连接，单片机模块与串口及网口连接。 参照图2，音频线路接口模块包括发送部分和接收部分，发送部分的发送端连接电阻R120的一端，电阻R120的另一端连接电阻R122的一端及电阻R121的一端，电阻R122 的另一端接地，电阻R121的另一端连接变压器Tl的5脚，变压器Tl的1脚及3脚分别接地，变压器Tl的6脚连接稳压二极管V4的正极、气体放电管Vll的一端及音频线路发送端子1，气体放电管Vll的另一端接地，稳压二极管V4的负极连接稳压二极管V5的负极，稳压二极管V5的正极连接变压器Tl的10脚、气体放电管V12的一端及音频线路发送端子2，气体放电管V12的另一端接地；接收部分的变压器T2的10脚连接稳压二极管V7的正极、气体放电管V14的一端及音频线路接收端子1，气体放电管V14的另一端接地，稳压二极管V7 的负极连接稳压二极管V6的负极，稳压二极管V6的正极连接气体放电管V13的一端、变压器T2的6脚及音频线路接收端子2，气体放电管V13的另一端接地，变压器T2的3脚和5 脚接地，变压器的1脚连接电阻似6的一端，电阻似6的另一端连接电阻似8的一端及接收端，电阻R28的另一端接地。参照图3和图4，模拟信号处理模块包括接收模拟信号处理模块和发送模拟信号处理模块，接收模拟信号处理模块包括第一放大器、第一均衡器、功率检测电路、第一带通滤波器、限幅器和第一低通滤波器，其中，第一放大器与第一均衡器连接，第一均衡器与第一带通滤波器连接，第一带通滤波器分别与限幅器及功率检测电路连接，限幅器与第一低通滤波器连接；发送模拟信号处理模块包括第二低通滤波器、第二放大器、第二均衡器、第二带通滤波器和第三放大器，其中，第二低通滤波器与第二放大器连接，第二放大器与第二均衡器连接，第二均衡器与第二带通滤波器连接，第二带通滤波器与第三放大器连接。参照图5，接收模拟信号处理第一均衡器包括接收幅度均衡器和接收相位均衡器， 接收幅度均衡器的开关控制端8dB连接电阻RM及电阻R26的一端，RM的另一端连接电容C34及电容C138的一端，电容C138的另一端连接电容C34的另一端、电阻似6的另一端、 运算放大器附19的2脚、电容C36的一端及电阻R21的一端，电阻R21的另一端连接电阻 R22的一端、电阻R18的一端、电容C32的一端及电容C30的一端，电容C30的另一端连接电容C32的另一端及电阻R16的一端，电阻R18的另一端连接电阻R16的另一端后接开关控制端2dB，电阻R22的另一端连接电容C36的另一端、运算放大器附19的6脚及电阻R74的一端，运算放大器附19的3脚连接输入端IN，运算放大器附19的1脚连接电容C140的一端，电容C140的另一端连接运算放大器附19的8脚，运算放大器附19的7脚连接+5V电压，运算放大器附19的4脚连接-5V电压，电阻R74的另一端连接电阻R27的一端及运算放大器WIS的3脚，电阻R27的另一端连接开关控制端Α0Ν，电阻R25的一端及电阻R23的一端连接后接开关控制端4dB，电阻R23的另一端连接电容C37的一端及电容C33的一端， 电容C37的另一端连接电阻R25的另一端、运算放大器mi8的2脚、电容C35的一端及电阻R19的一端，电阻R19的另一端连接电阻R20的一端、电阻R17的一端、电容C31的一端及电容C29的一端，电容C31的另一端连接电容C29的另一端及电阻R15的一端，电阻R15 的另一端连接电阻R17的另一端后接开关控制端1 dB，运算放大器附18的1脚连接电容 C139的一端，电容C139的另一端连接运算放大器附18的8脚，运算放大器附18的4脚连接-5V，运算放大器附18的7脚连接+5V，电容C35的另一端连接电阻R20的另一端及运算放大器WIS的6脚后接输出端OUT。 参照图6，接收相位均衡器的输入端IN连接电容C57的一端及电阻R33的一端， 电阻R33的另一端连接电阻R28的一端及运算放大器附5的2脚，电阻R28的另一端连接运算放大器附5的6脚，运算放大器W5的1脚连接电容C62的一端，电容C62的另一端连接运算放大器W5的8脚，电容C57的另一端连接电阻R138的一端及运算放大器W5的3 脚，电阻R138的另一端连接开关控制端Jl_l及电阻R143的一端，电阻R143的另一端连接开关控制端Jl_2及电阻R48的一端，电阻R48的另一端连接开关控制端Jl_3，运算放大器 N15的7脚连接+5V电压，运算放大器附5的4脚连接-5V电压，运算放大器附5的3脚连接运算放大器N20的3脚及电阻R58的一端，电阻R53的一端连接运算放大器附5的6脚及电容C58的一端，电阻R53的另一端连接运算放大器N20的2脚及电容C67的一端，电容 C67的另一端连接电阻R58的另一端及运算放大器N20的6脚，运算放大器N20的1脚连接电容C72的一端，电容C72的另一端连接运算放大器N20的8脚，运算放大器N20的7脚连接+5V电压，运算放大器N20的4脚连接-5V电压，电容C58的一端连接电阻R34的一端， 电阻R34的另一端连接电阻RU9的一端及运算放大器附6的2脚，电阻RU9的另一端连接运算放大器me的6脚，运算放大器me的ι脚连接电容C63的一端，电容C63的另一端连接运算放大器me的8脚，电容C58的另一端连接电阻R139的一端及运算放大器me的 3脚，电阻R139的另一端连接电阻R44的一端及开关控制端J2_l，电阻R44的另一端连接电阻R149的一端及开关控制端J2_2，电阻R149的另一端连接开关控制端J2_3，运算放大器附6的7脚连接+5V电压，运算放大器附6的4脚连接-5V电压，运算放大器附6的3脚连接运算放大器N21的3脚及电阻R59的一端，电阻R59的另一端连接运算放大器N21的6 脚及电容C68的另一端，运算放大器N21的1脚连接电容C73的一端，电容C73的另一端连接运算放大器N21的8脚，电阻肪4的一端连接运算放大器附6的6脚及电容C59的一端， 运算放大器N21的2脚连接电阻R54的另一端及电容C68的一端，运运算放大器N21的7 脚连接+5V电压，运算放大器N21的4脚连接-5V电压，电容C59的一端连接电阻R35的一端，电阻R35的另一端连接电阻R130的一端及运算放大器附7的2脚，电阻R130的另一端连接运算放大器附7的6脚，运算放大器附7的1脚连接电容C64的一端，运算放大器附7 的8脚连接电容C64的另一端，运算放大器W7的3脚连接电容C59的另一端及电阻R140 的一端，电阻R140的另一端连接电阻R45的一端及开关控制端J3_l，电阻R45的另一端连接电阻R150的一端及连接开关控制端J3_2，电阻R150的另一端连接开关控制端J3_3，运算放大器附7的7脚连接+5V电压，运算放大器附7的4脚连接-5V电压，运算放大器附7 的3脚连接运算放大器N22的3脚及电阻R60的一端，电阻R55的一端连接运算放大器附7 的6脚及电容C60的一端，电阻R55的另一端连接运算放大器N22的2脚及电容C69的一端，电阻R60的另一端连接运算放大器N22的6脚及电容C69的另一端，电容C74的一端连接运算放大器N22的1脚，电容C74的另一端连接运算放大器N22的8脚，运算放大器N22 的7脚连接+5V电压，运算放大器N22的4脚连接-5V电压，电容C60的一端连接电阻R36 的一端，电阻R36的另一端连接电阻R131的一端及运算放大器m8的2脚，电阻R131的另一端连接运算放大器附8的6脚，运算放大器附8的1脚连接电容C65的一端，电容C65的另一端连接运算放大器ms的8脚，电容C60的另一端连接运算放大器ms的3脚及电阻 R141的一端，电阻R141的另一端连接电阻R146的一端及开关控制端J4_l，电阻R146的另一端连接电阻R51的一端及开关控制端J4_2，电阻R51的另一端连接开关控制端J4_3，运算放大器附8的7脚连接+5V电压，运算放大器附8的4脚连接-5V电压，运算放大器附8 的3脚连接运算放大器N23的3脚及电阻R61的一端，电阻R56的一端连接运算放大器附8 的6脚及电容C61的一端，电阻R56的另一端连接运算放大器N23的2脚及电容C70的一端，电阻R61的另一端连接运算放大器N23的6脚及电容C70的另一端，电容C75的一端连接运算放大器N23的1脚，电容C75的另一端连接运算放大器N23的8脚，运算放大器N23 的7脚连接+5V电压，运算放大器N23的4脚连接-5V电压，电容C61的一端连接电阻R37 的一端，电阻R37的另一端连接电阻R32的一端及运算放大器附9的2脚，电阻R32的另一端连接运算放大器附9的6脚，运算放大器W9的1脚连接电容C66的一端，电容C66的另一端连接运算放大器附9的8脚，运算放大器附9的7脚连接+5V电压，运算放大器附9的 4脚连接-5V电压，运算放大器附9的3脚连接运算放大器N24的3脚及电阻R62的一端， 电阻R57的一端连接运算放大器附9的6脚，电阻R57的另一端连接运算放大器拟4的2脚及电容C71的一端，电阻R62的另一端连接运算放大器拟4的6脚及电容C71的另一端，运算放大器N24的1脚连接电容C76的一端，电容C76的另一端连接运算放大器拟4的8脚， 电容C61的另一端连接运算放大器m8的3脚及电阻R142的一端，电阻R142的另一端连接电阻R147的一端及开关控制端J5_l，电阻R147的另一端连接电阻R52的一端及开关控制端J5_2，电阻R52的另一端连接开关控制端J5_3，运算放大器拟4的7脚连接+5V电压， 运算放大器N24的4脚连接-5V电压，运算放大器附9的6脚连接输出端OUT。接收模拟信号处理模块和发送模拟信号处理模块的第一放大器、第二放大器和第三放大器以及及第一带通滤波器和第二带通滤波器器件的电路均为通用电路，在此不再赘述。参照图7，接收模拟信号处理功率检测电路的输入端IN连接电阻R67的一端，电阻R67的另一端连接运算放大器N219的2脚，运算放大器N219的2脚连接电容ClOl的一端及滑动变阻器R65的1脚，滑动变阻器R65的3脚连接滑动变阻器R65的2脚，滑动变阻器R65的2脚连接运算放大器N219的6脚及电容ClOl的另一端，运算放大器N219的6 脚连接电阻RM5的一端，运算放大器N219的3脚连接电阻R68的一端，电阻R68的另一端接地，运算放大器N219的7脚连接+5V电压，运算放大器N219的4脚连接-5V电压，电阻 R155的另一端连接运算放大器W3的2脚，运算放大器W3的2脚连接二极管V8的正极、 电阻R152的一端及电容C173的一端，运算放大器W3的6脚连接二极管V8的负极及二极管V9的正极，电阻R152的另一端连接电容C173的另一端及二极管V9的负极，运算放大器 N13的3脚接地，运算放大器附3的7脚连接+5V电压，运算放大器附3的4脚连接-5V电压，二极管V9的负极连接电阻R156的一端及电容C175的一端，电阻R156的另一端及电容C175的另一端接地，电容C175的一端连接比较器N14的3脚，比较器N14的2脚连接电阻 R153的一端及电阻RlM的一端，电阻R153的另一端接地，电阻RlM另一端连接+1. 2V电压，比较器N14的7脚连接+5V电压，比较器N14的4脚接地，比较器N14的5脚连接电阻 R157的一端，电阻R157的另一端连接+5V电压，比较器附4的6脚连接电容C89的一端后接输出端OUT，电容C89的另一端接地。参照图8，接收模拟信号处理限幅器的输入端IN连接电阻R38的一端，电阻R38的另一端连接电阻R29的一端、运算放大器N8的2脚及电容C40的一端，电阻R29的另一端连接运算放大器N8的6脚及电容C40的另一端，运算放大器N8的3脚连接电阻R41的一端，电阻R41的另一端接地，运算放大器N8的7脚连接+5V电压，运算放大器N8的4脚连接-5V电压，运算放大器N8的6脚连接电容C44的一端，电容C44的另一端连接电阻R42的一端及运算放大器N9的3脚，电阻R42的另一端接地，运算放大器N9的2脚连接电阻R39 的一端、电阻R30的一端及电容C38的一端，电阻R39的另一端接地，电阻R30的另一端连接电容C38的另一端及运算放大器N9的6脚，运算放大器N9的7脚连接+5V电压，运算放大器N9的4脚连接-5V电压，运算放大器N9的6脚连接电容C43的一端，电容C43的另一端连接电阻R40的一端，电阻R40的另一端连接运算放大器WO的2脚、电阻R31的一端及电容C39的一端，电阻R31的另一端连接电容C39的另一端及运算放大器WO的6脚后接输出端OUT，运算放大器WO的3脚连接电阻R43的一端，电阻R43的另一端接地，运算放大器mo的7脚连接+5V电压，运算放大器mo的4脚连接-5V电压。参照图9，接收模拟信号处理第一低通滤波器的输入端IN连接电阻R49的一端，电阻R49的另一端连接电阻R50的一端及电容C53的一端，电容C53的另一端连接运算放大器 N12的6脚，电阻R50的另一端连接电容C49的一端及运算放大器附2的3脚，电容C49的另一端接地，运算放大器W2的1脚连接电容C51的一端，电容C51的另一端连接运算放大器M2的8脚，运算放大器附2的2脚连接运算放大器附2的6脚，运算放大器附2的7脚连接+5V电压，运算放大器W2的4脚连接-5V电压，运算放大器W2的6脚连接电阻R46 的一端，电阻R46的另一端连接电阻R47的一端及电容C52的一端，电容C52的另一端连接运算放大器mi的6脚，电阻R47的另一端连接电容C48的一端及运算放大器mi的3脚， 电容C48的另一端接地，电阻R47的另一端连接运算放大器mi的3脚，运算放大器Nll的 1脚连接电容C50的一端，电容C50的另一端连接运算放大器mi的8脚，运算放大器Nll 的2脚连接运算放大器mi的6脚后接输出端0UT，运算放大器mi的7脚连接+5V电压， 运算放大器mi的4脚连接-5V电压。参照图10，发送模拟信号处理第二低通滤波器的输入端IN连接电阻R208的一端， 电阻R208的另一端连接电阻R209的一端及电容C16的一端，电容C16的另一端连接N202 的6脚，电阻R209的另一端连接电容C211的一端及运算放大器N202的3脚，电容C211的另一端接地，运算放大器N202的1脚连接电容C13的一端，电容C13的另一端连接运算放大器N202的8脚，运算放大器N202的2脚连接运算放大器N202的6脚及电阻R206的一端， 运算放大器N202的7脚连接+5V电压，运算放大器N202的4脚连接-5V电压，电阻R206 的另一端连接电阻R207的一端及电容C15的一端，电容C15的另一端连接运算放大器N201 的6脚，电阻R207的另一端连接电容C210的一端及运算放大器N201的3脚，电容C210的另一端接地，运算放大器N201的1脚连接电容C212的一端，电容C212的另一端连接运算放大器N201的8脚，运算放大器N201的2脚连接运算放大器N201的6脚后接输出端OUT， 运算放大器N201的7脚连接+5V电压，运算放大器N201的4脚连接-5V电压。参照图11，发送模拟信号处理第二均衡器的输入端IN连接运算放大器N2的3脚， 运算放大器N2的1脚连接电容C12的一端，电容C12的另一端连接运算放大器N2的8脚， 运算放大器N2的2脚连接电阻R12的一端、电容ClO的一端及电容C6的一端，电容ClO的另一端连接电容C6的另一端及电阻RlO的一端，电阻RlO的另一端连接电阻R12的另一端后接开关控制端8dB，运算放大器N2的另一端连接电容C8的一端及电阻R7的一端，电阻 R7的另一端连接电阻R8的一端、电阻R4的一端、电容C4的一端及电容C2的一端，电阻R8 的另一端连接电容C8的另一端及运算放大器N2的6脚，电容C4的另一端连接电容C2的另一端及电阻R2的一端，电阻R2的另一端连接电阻R4的另一端后接开关控制端2dB，运算放大器N2的7脚连接+5V电压，运算放大器N2的4脚连接-5V电压，运算放大器N2的 6脚连接电阻R73的一端，电阻R73的另一端连接电阻R13的一端、电阻R14的一端及运算放大器附的3脚，电阻R13的另一端接地，电阻R14的另一端连接开关控制端Α0Ν，运算放大器m的1脚连接电容Cll的一端，电容Cll的另一端连接运算放大器m的8脚，开关控制端4dB连接电阻Rll的一端及电阻R9的一端，电阻R9的另一端连接电容C9的一端及电容C5的一端，电阻Rll的另一端连接电容C9的另一端及电容C5的另一端，电容C9的另一端连接运算放大器m的2脚、电容C7的一端及电阻R5的一端，电阻R5的另一端连接电阻 R6的一端、电阻R3的一端、电容C3的一端及电容Cl的一端，电容C3的另一端连接电容Cl 的另一端及电阻Rl的一端，电阻Rl的另一端连接电阻R3的另一端后接开关控制端ldB，电容C7的另一端连接电阻R6的另一端及运算放大器m的6脚后接输出端OUT，运算放大器 Nl的7脚连接+5V电压，运算放大器m的4脚连接-5V电压。参照图12，数字信号处理模块包括数字信号处理芯片、模数转换芯片、数模转换芯片和第一存储器；所述单片机模块包括单片机、第二存储器、串口芯片、网口芯片；模数转换芯片、数模转换芯片和第一存储器分别与数字信号处理芯片连接，数字信号处理芯片与单片机连接，单片机与第二存储器连接，单片机分别通过串口芯片、网口芯片与串口和网口连接。模数转换芯片采用AD7892芯片，数模转换芯片采用AD5340芯片，数字信号处理芯片采用现场可编程门阵列FPGA实现，型号为XC3S500E，单片机型号为AT91SAM7X256 ；串口芯片型号为MAX3237 ；网口芯片为DP83848。数模转换接口模块完成ADC芯片的控制，数字信号自动增益控制将ADC采集的模拟信号进行增益控制，然后经解调、解码、拆帧将数据送至单片机通信模块，单片机通信模块送来的数据经过成帧、编码、调制，然后经模数转换模块发送，模数转换接口模块负责DAC 的控制，具体功能见图13。音频线路接口将接收的信号经过转换送入模拟信号处理模块，并将发送的信号转换成音频线路信号，模拟信号处理模块将信号进行放大、滤波、幅度和相位补偿等处理， 数字信号处理模块对信号进行调制、解调、编码、解码、成帧、拆帧等处理后发送到单片机模块，单片机模块对接收到数据进行判断，并通过串口芯片、网口芯片转换成串口数据和网口数据。具体程序步骤如下
(A)从网口接收到数据，处理判断数据是否合法，若合法，则发送到内部串口 ；(B)从内部串口收到数据，处理判断数据是否合法，若合法，发送到外部串口；
(C)从外部串口收到数据，如果不是设置网络参数命令，则处理判断数据是否合法，若合法，发送到内部串口 ；
(D)从外部串口收到数据，判断是否为设置网络参数的命令，如果是设置网络参数的命令，通过串口输出设置提示，根据提示进行网络参数的设置。
权利要求
1.一种音频通道数据接入设备，其特征在于包括音频线路接口模块、模拟信号处理模块、数字信号处理模块、单片机模块及串口和网口，其中，音频线路接口模块与模拟信号处理模块连接，模拟信号处理模块与数字信号处理模块连接，数字信号处理模块连接与单片机模块连接，单片机模块与串口及网口连接。
2.如权利要求1所述的一种音频通道数据接入设备，其特征在于所述音频线路接口模块包括发送部分和接收部分，发送部分的发送端连接电阻R120的一端，电阻R120的另一端连接电阻R122的一端及电阻R121的一端，电阻R122的另一端接地，电阻R121的另一端连接变压器Tl的5脚，变压器Tl的1脚及3脚分别接地，变压器Tl的6脚连接稳压二极管V4的正极、气体放电管Vll的一端及音频线路发送端子1，气体放电管Vll的另一端接地，稳压二极管V4的负极连接稳压二极管V5的负极，稳压二极管V5的正极连接变压器Tl 的10脚、气体放电管V12的一端及音频线路发送端子2，气体放电管V12的另一端接地；接收部分的变压器T2的10脚连接稳压二极管V7的正极、气体放电管V14的一端及音频线路接收端子1，气体放电管V14的另一端接地，稳压二极管V7的负极连接稳压二极管V6的负极，稳压二极管V6的正极连接气体放电管V13的一端、变压器T2的6脚及音频线路接收端子2，气体放电管V13的另一端接地，变压器T2的3脚和5脚接地，变压器的1脚连接电阻 R26的一端，电阻R26的另一端连接电阻R28的一端及接收端，电阻R28的另一端接地。
3.如权利要求1所述的一种音频通道数据接入设备，其特征在于所述模拟信号处理模块包括接收模拟信号处理模块和发送模拟信号处理模块，接收模拟信号处理模块包括第一放大器、第一均衡器、功率检测电路、第一带通滤波器、限幅器和第一低通滤波器，其中， 第一放大器与第一均衡器连接，第一均衡器与第一带通滤波器连接，第一带通滤波器分别与限幅器及功率检测电路连接，限幅器与第一低通滤波器连接；发送模拟信号处理模块包括第二低通滤波器、第二放大器、第二均衡器、第二带通滤波器和第三放大器，其中，第二低通滤波器与第二放大器连接，第二放大器与第二均衡器连接，第二均衡器与第二带通滤波器连接，第二带通滤波器与第三放大器连接。
4.如权利要求3所述的一种音频通道数据接入设备，其特征在于所述第一均衡器包括接收幅度均衡器和接收相位均衡器，接收幅度均衡器的开关控制端8dB连接电阻RM及电阻似6的一端，RM的另一端连接电容C34及电容C138的一端，电容C138的另一端连接电容C34的另一端、电阻似6的另一端、运算放大器mi9的2脚、电容C36的一端及电阻R21 的一端，电阻R21的另一端连接电阻R22的一端、电阻R18的一端、电容C32的一端及电容 C30的一端，电容C30的另一端连接电容C32的另一端及电阻R16的一端，电阻R18的另一端连接电阻R16的另一端后接开关控制端2dB，电阻R22的另一端连接电容C36的另一端、 运算放大器m 19的6脚及电阻R74的一端，运算放大器m 19的3脚连接输入端IN，运算放大器附19的1脚连接电容C140的一端，电容C140的另一端连接运算放大器附19的8脚， 运算放大器附19的7脚连接+5V电压，运算放大器mi9的4脚连接-5V电压，电阻R74的另一端连接电阻R27的一端及运算放大器mi8的3脚，电阻R27的另一端连接开关控制端 Α0Ν,电阻R25的一端及电阻R23的一端连接后接开关控制端4dB，电阻R23的另一端连接电容C37的一端及电容C33的一端，电容C37的另一端连接电阻R25的另一端、运算放大器 N118的2脚、电容C35的一端及电阻R19的一端，电阻R19的另一端连接电阻R20的一端、 电阻R17的一端、电容C31的一端及电容C29的一端，电容C31的另一端连接电容C29的另一端及电阻R15的一端，电阻R15的另一端连接电阻R17的另一端后接开关控制端1 dB， 运算放大器WIS的1脚连接电容C139的一端，电容C139的另一端连接运算放大器W18 的8脚，运算放大器附18的4脚连接-5V，运算放大器附18的7脚连接+5V，电容C35的另一端连接电阻R20的另一端及运算放大器附18的6脚后接输出端OUT ；所述接收相位均衡器的输入端IN连接电容C57的一端及电阻R33的一端，电阻R33的另一端连接电阻R28的一端及运算放大器附5的2脚，电阻R28的另一端连接运算放大器附5的6脚，运算放大器 N15的1脚连接电容C62的一端，电容C62的另一端连接运算放大器附5的8脚，电容C57 的另一端连接电阻R138的一端及运算放大器W5的3脚，电阻R138的另一端连接开关控制端Jl_l及电阻R143的一端，电阻R143的另一端连接开关控制端Jl_2及电阻R48的一端，电阻R48的另一端连接开关控制端Jl_3，运算放大器W5的7脚连接+5V电压，运算放大器附5的4脚连接-5V电压，运算放大器附5的3脚连接运算放大器N20的3脚及电阻 R58的一端，电阻R53的一端连接运算放大器附5的6脚及电容C58的一端，电阻R53的另一端连接运算放大器N20的2脚及电容C67的一端，电容C67的另一端连接电阻R58的另一端及运算放大器N20的6脚，运算放大器N20的1脚连接电容C72的一端，电容C72的另一端连接运算放大器N20的8脚，运算放大器N20的7脚连接+5V电压，运算放大器N20的 4脚连接-5V电压，电容C58的一端连接电阻R34的一端，电阻R34的另一端连接电阻RU9 的一端及运算放大器me的2脚，电阻RU9的另一端连接运算放大器me的6脚，运算放大器me的ι脚连接电容C63的一端，电容C63的另一端连接运算放大器me的8脚，电容 C58的另一端连接电阻R139的一端及运算放大器附6的3脚，电阻R139的另一端连接电阻R44的一端及开关控制端J2_l，电阻R44的另一端连接电阻R149的一端及开关控制端 J2_2，电阻R149的另一端连接开关控制端J2_3，运算放大器附6的7脚连接+5V电压，运算放大器附6的4脚连接-5V电压，运算放大器附6的3脚连接运算放大器N21的3脚及电阻R59的一端，电阻R59的另一端连接运算放大器N21的6脚及电容C68的另一端，运算放大器N21的1脚连接电容C73的一端，电容C73的另一端连接运算放大器N21的8脚，电阻R54的一端连接运算放大器附6的6脚及电容C59的一端，运算放大器N21的2脚连接电阻肪4的另一端及电容C68的一端，运运算放大器N21的7脚连接+5V电压，运算放大器 N21的4脚连接-5V电压，电容C59的一端连接电阻R35的一端，电阻R35的另一端连接电阻R130的一端及运算放大器附7的2脚，电阻R130的另一端连接运算放大器附7的6脚， 运算放大器附7的1脚连接电容C64的一端，运算放大器W7的8脚连接电容C64的另一端，运算放大器附7的3脚连接电容C59的另一端及电阻R140的一端，电阻R140的另一端连接电阻R45的一端及开关控制端J3_l，电阻R45的另一端连接电阻R150的一端及连接开关控制端J3_2，电阻R150的另一端连接开关控制端J3_3，运算放大器附7的7脚连接+5V 电压，运算放大器附7的4脚连接-5V电压，运算放大器附7的3脚连接运算放大器N22的 3脚及电阻R60的一端，电阻R55的一端连接运算放大器W7的6脚及电容C60的一端，电阻R55的另一端连接运算放大器N22的2脚及电容C69的一端，电阻R60的另一端连接运算放大器N22的6脚及电容C69的另一端，电容C74的一端连接运算放大器N22的1脚，电容C74的另一端连接运算放大器N22的8脚，运算放大器N22的7脚连接+5V电压，运算放大器N22的4脚连接-5V电压，电容C60的一端连接电阻R36的一端，电阻R36的另一端连接电阻R131的一端及运算放大器附8的2脚，电阻R131的另一端连接运算放大器附8的6脚，运算放大器附8的1脚连接电容C65的一端，电容C65的另一端连接运算放大器N18 的8脚，电容C60的另一端连接运算放大器ms的3脚及电阻R141的一端，电阻R141的另一端连接电阻R146的一端及开关控制端J4_l，电阻R146的另一端连接电阻R51的一端及开关控制端J4_2，电阻R51的另一端连接开关控制端J4_3，运算放大器N18的7脚连接+5V 电压，运算放大器附8的4脚连接-5V电压，运算放大器附8的3脚连接运算放大器N23的 3脚及电阻R61的一端，电阻R56的一端连接运算放大器m8的6脚及电容C61的一端，电阻R56的另一端连接运算放大器N23的2脚及电容C70的一端，电阻R61的另一端连接运算放大器N23的6脚及电容C70的另一端，电容C75的一端连接运算放大器N23的1脚，电容C75的另一端连接运算放大器N23的8脚，运算放大器N23的7脚连接+5V电压，运算放大器N23的4脚连接-5V电压，电容C61的一端连接电阻R37的一端，电阻R37的另一端连接电阻R32的一端及运算放大器W9的2脚，电阻R32的另一端连接运算放大器W9的 6脚，运算放大器附9的1脚连接电容C66的一端，电容C66的另一端连接运算放大器N19 的8脚，运算放大器m9的7脚连接+5V电压，运算放大器m9的4脚连接-5V电压，运算放大器附9的3脚连接运算放大器N24的3脚及电阻R62的一端，电阻R57的一端连接运算放大器W9的6脚，电阻R57的另一端连接运算放大器N24的2脚及电容C71的一端，电阻R62的另一端连接运算放大器N24的6脚及电容C71的另一端，运算放大器N24的1脚连接电容C76的一端，电容C76的另一端连接运算放大器拟4的8脚，电容C61的另一端连接运算放大器附8的3脚及电阻R142的一端，电阻R142的另一端连接电阻R147的一端及开关控制端J5_l，电阻R147的另一端连接电阻R52的一端及开关控制端J5_2，电阻R52的另一端连接开关控制端J5_3，运算放大器拟4的7脚连接+5V电压，运算放大器拟4的4脚连接-5V电压，运算放大器W9的6脚连接输出端OUT。
5.如权利要求3所述的一种音频通道数据接入设备，其特征在于所述功率检测电路的输入端IN连接电阻R67的一端，电阻R67的另一端连接运算放大器N219的2脚，运算放大器N219的2脚连接电容ClOl的一端及滑动变阻器R65的1脚，滑动变阻器R65的3脚连接滑动变阻器R65的2脚，滑动变阻器R65的2脚连接运算放大器N219的6脚及电容 ClOl的另一端，运算放大器N219的6脚连接电阻R155的一端，运算放大器N219的3脚连接电阻R68的一端，电阻R68的另一端接地，运算放大器N219的7脚连接+5V电压，运算放大器N219的4脚连接-5V电压，电阻R155的另一端连接运算放大器附3的2脚，运算放大器附3的2脚连接二极管V8的正极、电阻R152的一端及电容C173的一端，运算放大器附3 的6脚连接二极管V8的负极及二极管V9的正极，电阻R152的另一端连接电容C173的另一端及二极管V9的负极，运算放大器W3的3脚接地，运算放大器W3的7脚连接+5V电压， 运算放大器W3的4脚连接-5V电压，二极管V9的负极连接电阻R156的一端及电容C175 的一端，电阻R156的另一端及电容C175的另一端接地，电容C175的一端连接比较器N14 的3脚，比较器附4的2脚连接电阻R153的一端及电阻RlM的一端，电阻R153的另一端接地，电阻RlM另一端连接+1. 2V电压，比较器N14的7脚连接+5V电压，比较器N14的4 脚接地，比较器N14的5脚连接电阻R157的一端，电阻R157的另一端连接+5V电压，比较器附4的6脚连接电容C89的一端后接输出端OUT，电容C89的另一端接地。
6.如权利要求3所述的一种音频通道数据接入设备，其特征在于所述限幅器的输入端IN连接电阻R38的一端，电阻R38的另一端连接电阻似9的一端、运算放大器N8的2脚及电容C40的一端，电阻R29的另一端连接运算放大器N8的6脚及电容C40的另一端，运算放大器N8的3脚连接电阻R41的一端，电阻R41的另一端接地，运算放大器N8的7脚连接+5V电压，运算放大器N8的4脚连接-5V电压，运算放大器N8的6脚连接电容C44的一端，电容C44的另一端连接电阻R42的一端及运算放大器N9的3脚，电阻R42的另一端接地，运算放大器N9的2脚连接电阻R39的一端、电阻R30的一端及电容C38的一端，电阻R39 的另一端接地，电阻R30的另一端连接电容C38的另一端及运算放大器N9的6脚，运算放大器N9的7脚连接+5V电压，运算放大器N9的4脚连接-5V电压，运算放大器N9的6脚连接电容C43的一端，电容C43的另一端连接电阻R40的一端，电阻R40的另一端连接运算放大器WO的2脚、电阻R31的一端及电容C39的一端，电阻R31的另一端连接电容C39的另一端及运算放大器mo的6脚后接输出端OUT，运算放大器mo的3脚连接电阻R43的一端，电阻R43的另一端接地，运算放大器mo的7脚连接+5V电压，运算放大器mo的4脚连接-5V电压。
7.如权利要求3所述的一种音频通道数据接入设备，其特征在于所述第一低通滤波器的输入端IN连接电阻R49的一端，电阻R49的另一端连接电阻R50的一端及电容C53的一端，电容C53的另一端连接运算放大器附2的6脚，电阻R50的另一端连接电容C49的一端及运算放大器附2的3脚，电容C49的另一端接地，运算放大器W2的1脚连接电容C51 的一端，电容C51的另一端连接运算放大器W2的8脚，运算放大器W2的2脚连接运算放大器附2的6脚，运算放大器附2的7脚连接+5V电压，运算放大器附2的4脚连接-5V电压，运算放大器附2的6脚连接电阻R46的一端，电阻R46的另一端连接电阻R47的一端及电容C52的一端，电容C52的另一端连接运算放大器mi的6脚，电阻R47的另一端连接电容C48的一端及运算放大器mi的3脚，电容C48的另一端接地，电阻R47的另一端连接运算放大器mi的3脚，运算放大器Nll的1脚连接电容C50的一端，电容C50的另一端连接运算放大器mi的8脚，运算放大器mi的2脚连接运算放大器mi的6脚后接输出端 OUT，运算放大器mi的7脚连接+5V电压，运算放大器mi的4脚连接-5V电压。
8.如权利要求3所述的一种音频通道数据接入设备，其特征在于所述第二低通滤波器的输入端IN连接电阻R208的一端，电阻R208的另一端连接电阻R209的一端及电容C16 的一端，电容C16的另一端连接N202的6脚，电阻R209的另一端连接电容C211的一端及运算放大器N202的3脚，电容C211的另一端接地，运算放大器N202的1脚连接电容C13的一端，电容C13的另一端连接运算放大器N202的8脚，运算放大器N202的2脚连接运算放大器N202的6脚及电阻R206的一端，运算放大器N202的7脚连接+5V电压，运算放大器 N202的4脚连接-5V电压，电阻R206的另一端连接电阻R207的一端及电容C15的一端，电容C15的另一端连接运算放大器N201的6脚，电阻R207的另一端连接电容C210的一端及运算放大器N201的3脚，电容C210的另一端接地，运算放大器N201的1脚连接电容C212 的一端，电容C212的另一端连接运算放大器N201的8脚，运算放大器N201的2脚连接运算放大器N201的6脚后接输出端OUT，运算放大器N201的7脚连接+5V电压，运算放大器 N201的4脚连接-5V电压。
9.如权利要求3所述的一种音频通道数据接入设备，其特征在于所述第二均衡器的输入端IN连接运算放大器N2的3脚，运算放大器N2的1脚连接电容C12的一端，电容C12 的另一端连接运算放大器N2的8脚，运算放大器N2的2脚连接电阻R12的一端、电容ClO的一端及电容C6的一端，电容ClO的另一端连接电容C6的另一端及电阻RlO的一端，电阻 RlO的另一端连接电阻R12的另一端后接8dB，运算放大器N2的另一端连接电容C8的一端及电阻R7的一端，电阻R7的另一端连接电阻R8的一端、电阻R4的一端、电容C4的一端及电容C2的一端，电阻R8的另一端连接电容C8的另一端及运算放大器N2的6脚，电容C4 的另一端连接电容C2的另一端及电阻R2的一端，电阻R2的另一端连接电阻R4的另一端后接开关控制端2dB，运算放大器N2的7脚连接+5V电压，运算放大器N2的4脚连接-5V 电压，运算放大器N2的6脚连接电阻R73的一端，电阻R73的另一端连接电阻R13的一端、 电阻R14的一端及运算放大器附的3脚，电阻R13的另一端接地，电阻R14的另一端连接 Α0Ν，运算放大器m的ι脚连接电容CII的一端，电容CII的另一端连接运算放大器m的 8脚，开关控制端4dB连接电阻Rll的一端及电阻R9的一端，电阻R9的另一端连接电容C9 的一端及电容C5的一端，电阻Rll的另一端连接电容C9的另一端及电容C5的另一端，电容C9的另一端连接运算放大器m的2脚、电容C7的一端及电阻R5的一端，电阻R5的另一端连接电阻R6的一端、电阻R3的一端、电容C3的一端及电容Cl的一端，电容C3的另一端连接电容Cl的另一端及电阻Rl的一端，电阻Rl的另一端连接电阻R3的另一端后接开关控制端ldB，电容C7的另一端连接电阻R6的另一端及运算放大器附的6脚后接输出端 OUT,运算放大器m的7脚连接+5V电压，运算放大器m的4脚连接-5V电压。
10.如权利要求1所述的一种音频通道数据接入设备，其特征在于所述数字信号处理模块包括数字信号处理芯片、模数转换芯片、数模转换芯片和第一存储器；所述单片机模块包括单片机、第二存储器、串口芯片、网口芯片；模数转换芯片、数模转换芯片和第一存储器分别与数字信号处理芯片连接，数字信号处理芯片与单片机连接，单片机与第二存储器连接，单片机分别通过串口芯片、网口芯片与串口和网口连接。
全文摘要
本发明涉及一种音频通道数据接入设备。本设备包括音频线路接口模块、模拟信号处理模块、数字信号处理模块、单片机模块及串口和网口，其中，音频线路接口模块与模拟信号处理模块连接，模拟信号处理模块与数字信号处理模块连接，数字信号处理模块连接与单片机模块连接，单片机模块与串口及网口连接。本发明的有益效果是利用音频终端设备现有通信接口解决音频通道数据接入问题，利用数字通信技术提高了数据传输的准确性和可靠性，利用数据通信接口技术实现了与上位机的数据交换，从而使上位机能够实现与远端的音频终端设备进行数据交换以及状态控制。因此，本设备通用性强。
文档编号H04L29/10GK102307245SQ201110260440
公开日2012年1月4日 申请日期2011年9月5日 优先权日2011年9月5日
发明者刘欣, 吕前进, 孙光, 宋光伟, 屈小庆, 常涛, 李柬, 苏红, 苗尧飞, 谢建庭, 金芮芃, 高友 申请人:天津光电通信技术有限公司