专利名称：一种多核高速dsp平台的avs视频编码器的利记博彩app
技术领域：
本发明涉及多媒体视频和音频压缩编码技术领域，具体地涉及支持AVS标准的视频编码器领域。
背景技术：
AVS (Audio Video Coding Stand-ard)是我国自主制定，拥有自主知识产权的音视频编码标准，由于视频数据量大，实现视频数据的编码运算处理器具有强大的处理能力， DSP (数字信号处理器Digital Signal Processor)具有强大的运算能力，是是实现AVS标准编码的重要领域。AVS标准提出的时间短，AVS编码器在DSP上实现的实例很少，还处于研发和探索过程。AVS编码器的多核的任务调度是充分利用处理器性能的关键。为满足实时处理的要求，均衡各处理器负载，需要研究的任务调度机制有分布式实时任务调度算法、动态任务迁移技术。已有的几种嵌入式操作系统，例如ycLinuX、PalmOS、WinCE等，都还无法有效地支持多核处理器。
发明内容
本发明提供了一种多核高速DSP平台的AVS视频编码器。本发明的AVS视频编码器内置多核高速信号处理芯片，该芯片采用多处理器系统。多处理器系统由一个通用处理器内核和一个高性能的特定应用处理器组成，从而构成一个多核高速的DSP平台，该DSP平台具有每秒5000亿次的运算能力，使本发明的AVS视频编码器实现多线程、多核、多任务数字信号处理能力，实现对视频数据的实时压缩处理及传输对视频信号的高速实时处理，完成AVS标准的实时高清信号编码。本发明的多核高速的DSP平台内有8个并行的独立处理单元CPU，每个独立处理单元中有2个16位乘法器和6个算是逻辑单元；可以进行字节寻址，获取8位/16位/32位数据，为处理应用提供高效的存储器支持，为不同速度、不同容量、不同复杂程度的存储器提供配置和优化；每个周期可以执行8条指令，并为串行或并行执行的8条指令提供代码长度等效处理。本发明的多核高速的DSP平台结构采用多处理器系统。多处理器系统由一个通用处理器内核和一个高性能的特定应用处理器组成，两个处理器各司其职，高效运行。本发明的通用处理器内核采用32位RISC处理器，同时配备Thumb扩展，能够处理 32位或者16位的指令和8位、16、位32位的数据，并通过使用协处理器和保护模块使结构增强，并提供数据和程序内存管理单元(MMU)，同时提供一个写缓冲用于提升内核性能。本发明的特定应用处理器采用超长指令字(VLIW)结构获得当前应用设备所需的高性能。在内存访问方面，支持DDR2，数据吞吐率达lGBytes/s以上，内核增加三维EDMA操作，并增强二维EDMA操作能力，引入Ll Memory空间和IDMA机制；在指令集方面，引入了增强的SIMD指令，包含64位操作数的新指令，新增加的加减指令ADDSUB2能在一个指令周期内完成两队16位数的加减运算，复数运算CMPY指令可在4个指令周期内进行复数的乘法运算。同时该处理器加入SPLOOP硬件缓存以解决视频算法循环被硬件中断后，需要重新排空和填充的问题，使指令可填充到指定缓存中，遇到中断后能迅速恢复。本发明的AVS视频编码器支持多媒体处理技术、I/O接口和存储器接口，具有高性能的32位通用处理器内核和特定应用处理器处理器，工作频率分别高达594MHz和^7MHz， 并采用多电源管理模式，电压供给为1. 6V，是高性能低功耗的AVS视频编码器。本发明采用硬件动态提取线程，担负自动并行化的工作，即将串行程序自动地转换为等价的多线程并行代码，使系统不需要迭代空间划分、数据共享、线程调度和同步等细节，减轻负担。多核DSP平台采用多线程优化编译技术，包括线程并发机制的实现、线程调度、线程级前瞻执行技术。
图1本发明的多核高速信号处理芯片结构图；图2本发明的DSP平台结构框架图；图3本发明的AVS实时编码器设计图。
具体实施例方式本发明的AVS视频编码器具体实现方式，如下结合多核高速信号处理芯片和DSP平台结构的特点，如附图1和附图2所示，移植到DSP平台的AVS代码整体编码流程采用I帧和P帧分开，亮度和色度分开，使其可以在 DSP有限的资源内依次按宏块处理，最后按帧完成熵编码。算法优化方面，帧间运动搜索部分则在信噪比降低不大的前提下减少了搜索范围，使实现复杂度降低。对内存进行了合理的分配，提高了 DSP平台的Cache命中率，对各个重要的功能模块进行C语言和汇编的深层优化。本发明AVS编码器的数据存储实现方式是把与当前要处理的宏块相关的数据尽可能多的放在片内存储器中(LID SRAM或者L2 SRAM)，把不常用的数据放到外部DDR中。 把程序中的大结构体进行拆分，使得频繁使用的重要参数、结构体、数组可以放在内部存储器中，其余的信息可以放在外部存储器中。本发明采用双缓冲即对第一个缓冲区中的数据进行操作的同时可以用QDMA往第二个缓冲区中传输数据。当第一个缓冲区中的数据处理完以后可以直接对第二个缓冲区中的数据进行处理同时先把第一个缓冲区中的处理结果传输出去接着再往第一个缓冲区中传输待编码的数据，这样传输数据时没有占用额外的传输时间，提高编码效率。本发明AVS编码器的汇编代码的编写实现方式是通过CCS中Profile分析工具， 可以得到AVS编码器中各模块的耗时总数及DSP的Cache命中率。将耗时数多的核心模块采用DSP汇编实现，并通过调整数据存储来提高Cache命中率。DSP汇编代码可以更好的提高运算的并行性，相同模块汇编代码的运行时间比C代码至少快3倍，将整数DCT/IDCT，量化/反量化，熵编码等所有耗时模块全部采用汇编语言编写。本发明在多核的DSP平台上实现AVS的GOP级、条带级，帧级和基于任务队列模型的帧级并行编码算法，提高AVS的编码速度与能力。GOP是独立的视频数据单元，并行编码器采用GOP级并行，用一个主控单元将接受到的数据分配到其它的DSP核中进行处理，处理结束后的已编码数据送入到输出对列，并由系统复用器与音频流合成为编码后的传输流。 这种基于GOP并行的处理方案，特别适合与多核DSP平台处理，具有简单、压缩性能好，可扩展性好的优点。基于任务队列模型的帧级并行算法在保持图像质最不变的基础上解决了帧级并行算法加速比偏低的缺点。AVS并行编码算法与原串行算法相比，编码速度都有显著提尚ο 一个以该多核的DSP平台实现的AVS实时编码器设计如图3所示由视/音频输入接口、AVS音视频编码、系统复用、输出接口和控制接口组成。输入的原始视频数据送入前处理器，然后根据GOP并行算法将第1个GOP送入DSP核1，第2个GOP送入DSP核2，将第n-1个GOP送入DSP核n_l进行编码，在DSP核1完成编码后再送入下一序列的G0P，如此循环。每次DSP核完成的编码结果送到复用器对列中。
权利要求
1.一种的AVS视频编码器，其特征是，一种多核高速DSP平台的AVS视频编码器，内置多核高速信号处理芯片，该芯片采用多处理器系统，由一个通用处理器内核和一个高性能的特定应用处理器组成，从而构成一个多核高速的DSP平台。
2.根据权利要求1所述的多核高速DSP平台，其特征是-8个并行的独立处理单元CPU，每个独立处理单元中有2个16位乘法器和6个算是逻辑单元；-可以进行字节寻址，获取8位/16位/32位数据，为处理应用提供高效的存储器支持， 为不同速度、不同容量、不同复杂程度的存储器提供配置和优化；-每个周期可以执行8条指令，并为串行或并行执行的8条指令提供代码长度等效处理。
3.根据权利要求1所述的通用处理器内核，其特征是采用32位RISC处理器，同时配备 Thumb扩展，能够处理32位或者16位的指令和8位、16、位32位的数据。
4.根据权利要求1所述的特定应用处理器，其特征是采用超长指令字(VLIW)结构获得当前应用设备所需的高性能。
全文摘要
本发明提供了一种多核高速DSP平台的AVS视频编码器。本发明的AVS视频编码器内置多核高速信号处理芯片，该芯片采用多处理器系统。多处理器系统由一个通用处理器内核和一个高性能的特定应用处理器组成，从而构成一个多核高速的DSP平台，该DSP平台具有每秒5000亿次的运算能力，使本发明的AVS视频编码器实现多线程、多核、多任务数字信号处理能力，实现对视频数据的实时压缩处理及传输对视频信号的高速实时处理，完成AVS标准的实时高清信号编码。
文档编号H04N7/26GK102244781SQ20111008010
公开日2011年11月16日 申请日期2011年3月31日 优先权日2011年3月31日
发明者刘亚平, 秦绮玲 申请人:苏州汉辰数字多媒体有限公司