一种串行干扰抵消系统及方法

文档序号:7691325阅读:230来源:国知局
专利名称:一种串行干扰抵消系统及方法
技术领域
本发明涉及移动通讯领域,尤其涉及TD-SCDMA系统中一种串行干扰抵消系统及方法。
背景技术
时分-同步码分多址即TD-SCDMA系统中存在着MAI (Multiple AccessInterference,多址干扰),即不同信号的传播时延不同,同时由于扰码的存在, 造成各个信号所采用的扩频码集并非完全正交,这种由非零互相关系数引起的干扰常被称为MAI。TD-CDMA系统中通常采用多用户检测技术以消除MAI带来的影响,而多用户检测技术中的非线性多用户检测方法(也称为干扰抵消,Interference Cancellation) 可以以较低的实现复杂度获得较好的接收性能;干扰抵消主要分为两种并行干扰抵消(Parallel InterferenceCancellation,简称 PIC)和串行干扰抵消(Successive InterferenceCancellation,简称SIC)。这两种方法各有优势,相比之下,PIC 一般应用在频域上,具有处理延时短,无须各小区功率排序等优势,当各小区信号功率差距较小时精度比较高;而SIC —般工作在时域上,消耗的资源更少,当各个小区信号功率差距较大时稳定性更好、性能更优。在TD-SCDMA系统中,标识小区的码称为下行同步码(SYNC-DL)序列,在下行导频时隙(DwPTS)发射。SYNC-DL用来区分相邻小区,与之相关的过程是下行同步、码识别和 PCCPCH(Primary Common Control PhysicalChannel,主公共控制物理信道)信道的确定。 基站将在小区的全方向或在固定波束方向发送DwPTS,它同时起到了导频和下行同步的作用。DwPTS由长为64chip的SYNC-DL和长为32chip的GP组成。TD-SCDMA系统中SIC主要涉及DwPts中的SYNC_DL,其在帧结构的位置如图I所示。整个系统有32组长度为64的基本SYNC. DL码,一个SYNC-DL惟一标识一个基站和一个码组,每个码组包含4个特定的扰码,每个扰码对应一个特定的基本中间码。SIC通过N级串行迭代的方式,来逐级消除各小区之间的相互干扰,得到每个小区相对干净的信号。每个SIC的一级包含若干个串行干扰抵消单元(Interference Cancellation Unit,简称ICU),如图2所示,本文以2级迭代为例描述。如图3所示,每个 I⑶针对一个小区进行处理,每个I⑶主要包括信道估计、信号重构、以及干扰抵消(对齐加电路)等部分。ICU有2个输入,如图3所示din和sin,分别为
权利要求
1.一种串行干扰抵消系统,其特征在于,所述系统包括串行干扰抵消装置,所述串行干扰抵消装置包括,流水线处理器,用于控制与完成信道估计的相关运算和信号重构的卷积运算;信道估计处理模块,用于根据相关运算的结果,得到信道估计功率和门限,并进行有效径选择,得到信道估计序列;对齐加模块,用于对信道估计序列和卷积运算结果进行对齐加/减运算,得到抵消脉冲信号。
2.根据权利要求I所述的系统,其特征在于,所述系统还包括,干扰抵消控制模块,用于对串行干扰抵消装置的逻辑进行控制,包括迭代级数和串行干扰抵消装置的个数。
3.根据权利要求2所述的系统,其特征在于,所述系统还包括,数据输入存储模块,用于存储输入输出数据;数据输出存储模块,用于存储重构的数据。
4.根据权利要求I至3任一所述的系统,其特征在于,所述流水线处理器包括,流水线控制模块,用于设置流水线运算模块的运算模式,并控制下行同步码存储模块, 所述运算模式包括所述相关运算和所述卷积运算;流水线运算模块,用于根据所述流水线控制模块设置的运算模式进行相关运算或卷积运算;下行同步码存储模块,用于存储下行同步码并向流水线运算模块提供所述下行同步码进行相关运算。
5.根据权利要求4所述的装置,其特征在于,所述流水线运算模块包括,点乘运算单元,用于将乘法运算转化为加法运算进行相关运算或卷积运算;数据加载端口,用于输入相关运算和卷积运算所需的原始数据序列;锁存端口,用于控制流水线数据的装载或保持,并于最后得到运算结果。
6.根据权利要求I至3任一所述的装置,其特征在于,所述信道估计处理模块包括, 功率计算单元,用于完成信道估计的功率计算;门限计算单元,用于完成信道估计的门限计算;有效径搜索单元,用于根据信道估计计算出的功率和门限进行有效径选择,得到信道估计序列;存储单元,用于存储信道估计的功率、门限以及得到的信道估计序列。
7.—种串行干扰抵消方法,其特征在于,所述方法包括,进行信道估计,将流水线处理器模式设置为相关运算并进行相关运算,根据相关运算的结果计算功率和门限,进行有效径选择,得到信道估计序列;进行信号重构,将流水线处理器模式设置为卷积运算进行卷积运算;对齐加模块对信道估计序列和卷积运算结果进行对齐加/减运算,得到抵消脉冲信号。
8.根据权利要求7所述的方法,其特征在于,所述流水线处理器包括流水线控制模块和流水线运算模块,所述流水线控制模块设置所述流水线运算模块的运算模式为相关运算或卷积运算。
9.根据权利要求7所述的方法,其特征在于,所述进行相关运算具体为数据加载端口输入相关运算所需的原始数据序列,点乘运算单元将乘法运算转化为加法运算进行相关运算。
10.根据权利要求7所述的方法,其特征在于,所述进行卷积运算具体为数据加载端口输入相关运算所需的原始数据序列,点乘运算单元将乘法运算转化为加法运算进行卷积运算。
全文摘要
本发明涉及一种串行干扰抵消系统,其中,所述系统包括串行干扰抵消装置,所述串行干扰抵消装置包括,流水线处理器,用于控制与完成信道估计的相关运算和信号重构的卷积运算;信道估计处理模块,用于根据相关运算的结果,得到信道估计功率和门限,并进行有效径选择,得到信道估计序列;对齐加模块,用于对信道估计序列和卷积运算结果进行对齐加/减运算,得到抵消脉冲信号。本发明还提供了一种串行干扰抵消方法。应用本发明的系统及方法,高效的完成了信道估计和信号重构中的相关和卷积这两种运算,极大的提高了运算速度,并且节省了硬件资源。
文档编号H04L25/02GK102611648SQ20111002292
公开日2012年7月25日 申请日期2011年1月20日 优先权日2011年1月20日
发明者李旭 申请人:中兴通讯股份有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1