专利名称：一种基于FPGA实现ATM-over-SDH协议处理的装置的利记博彩app
技术领域：
本发明涉及通信技术领域，尤其涉及ATM技术，具体是在基于STM-1光 接口的3G网络中实现ATM数据采集。
背景技术：
ATM是一项国际标准的电信传输技术，它使用多路复用技术、交换技术以 及分段/重组操作等技术来提供高速率、低延时的多路复用交换网络，以支持 各种类型的用户应用，如语音、数据和视频应用等。ATM在ATM适配层(ML) 为面向连接和无连接的可变比特率应用提供会聚功能。目前，3G接入网中的 主要接口几乎全部采用ATM技术，因此ATM数据采集的研究开发有着重要的 现实意义，本发明涉及基于STM-1光接口的ATM数据采集。
目前国际上已经出现了一些ATM数据采集的设备，其实现原理大致可归结 为采用网络处理器、专用拆装子层处理芯片以及软件包来实现AAL层协议处理 功能三大类型。基于网络处理器是利用微码实现ML层协议处理，是一种软件 实现方案，处理速度受限，且成本较高；专用拆装子层处理芯片一般功能固 定，灵活性比较差，如果用户需要完成某些特定的功能，就需要和芯片供应 商联系定制符合用户要求的芯片，这样势必会增加成本，增大开销；采用纯 软件实现会占用有限的主机微处理器资源，对系统的实时性造成一定影响。
发明内容
针对现有技术中存在的上述缺陷，本发明设计一种基于FPGA实现ATM— over—STM-1 (STM-1承载ATM)协议处理的装置，以FPGA为控制处理核心， 实现SDH链路中ATM数据的采集，并完成从ATM物理层到ML层的协议处理， 作为3G网络测试仪的目标数据来源，满足日益广泛的网络协议测试需求。
本发明解决上述技术问题的技术方案是利用FPGA对物理层芯片进行配置，使其完成STM-1帧和ATM信元之间的转换，同时FPGA实现与物理层处理 芯片的通用ATM测试和操作物理接口 (UT0PIA2接口)逻辑功能，从物理层处理 芯片正确接收ATM信元，物理层处理芯片与光电转换器组成物理层处理模块， 负责从链路接收STM-1光信号并完成ATM信元的提取与物理层处理，并通过 UT0PIA2接口与FPGA进行ATM信元发送。
具体包括，物理层处理模块、通用ATM测试和操作物理接口 UTOPIA2接 口 、 FPGA模块，FPGA模块控制物理层处理模块完成STM-1帧和ATM信元之间 的转换，并负责ATM适配层处理；UT0PIA2接口提供物理层处理模块和FPGA 模块之间的ATM信元透明传输通道，由FPGA采用IP核实现PCI CORE模块的 PCI接口电路，提供符合PCI2.3规范的总线接口。其ATM适配层处理具体包 括，AAL层处理模块将所接收的ATM信元的VPI/VCI值与数据表中数据进行查 找对比，判断其信元类型，按照不同信元类型送入相应的ML2处理模块或AAL5 处理模块根据AAL2协议和AAL5协议对信元进行重组和拆装处理；PCI CORE 模块采用IP核实现信元传输；
SDRAM控制器模块根据SDRAM的读写时序要求写入和读出ATM信元；物理 层芯片配置模块采用硬件描述语言对物理层芯片进行配置，通过配置内置寄 存器来设定物理层芯片的运行模式。UT0PIA2 IP核包括一个单独的发射模块 和接收模块；支持多PHY运行模式，支持多达31个物理层器件的信元级别通 信。本发明以FPGA为控制处理核心，实现SDH链路中ATM数据的采集，并完 成从ATM物理层到AAL层的协议处理，作为3G网络测试仪的目标数据来源， 满足日益广泛的网络协议测试需求。该方案采用纯硬件的方式实现，处理速 度高、灵活性好。
图1为ATM—over—SDH协议处理装置硬件功能框图 图2为FPGA内部功能模块3为UT0PIA Level 2 Master IP核方框图
具体实施例方式
本装置在现场工作中可从SDH链路上采集两路STM-1光信号，经光电转 换后分别送到两片物理层芯片处理为ATM信元，将ATM信元送入FPGA完成ATM 信元的重组/拆分，经过重组/拆分的ATM信元数据送入SDRAM (同步动态存储 器)中进行存储，并通过FPGA (现场可编程门阵列)中的FIFO (先进先出) 经PCI总线传输到PC机的内存中作进一步分析与处理。FPGA对物理层芯片进 行配置，使其完成STM-1帧到ATM接收和ATM到STM-1帧的发送过程，此过 程中关于如何将物理层芯片配置成ATM—over—STM-l的工作模式可以由物理 层芯片的数据单给出，并由FPGA实现。
以下结合附图和具体实例对本发明的具体实施方式
进行说明
ATM—over—SDH协议处理装置包括物理层处理模块、UT0PIA2接口、 FPGA 模块和同步动态随机存取存储器(SDRAM),其功能原理框图如图1所示。
物理层处理模块由物理层处理芯片与光电转换器组成，在FPGA模块的控 制下，从SDH链路上采集的STM-1光信号，经光电转换后送入物理层处理芯 片完成STM-1帧和ATM信元之间的转换；UTOPIA2接口提供物理层处理模块和 FPGA模块之间的ATM信元透明传输通道；FPGA模块对ATM—over—SDH协议 处理装置进行整体控制，并具体负责ATM适配层处理。
FPGA模块完成适配层处理，具体包括ML层处理模块、PCI CORE模块、 SDRAM控制器模块、物理层芯片配置模块，其功能模块示意图如图2所示。
由上层控制软件在ML层处理模块内部设置一个数据表，将所接收的ATM 信元的VPI/VCI值与数据表中数据进行査找对比，由信元类型判断模块对其 进行判断该ATM信元为ML2信元类型或AAL5信元类型，按照不同信元类型 送入相应的ML2处理模块或AAL5处理模块，分别根据AAL2协议和AAL5协 议对ML2信元或ML5信元进行重组，和拆装处理。由FPGA实现PCI CORE (PCI接口的IP核形式)模块的PCI接口电路， 提供符合PCI 2.3规范的总线接口，该模块采用IP核实现，简化了逻辑设计 的大量任务。SDRAM控制器模块根据SDRAM的读写时序要求，处理控制信号和 刷新的操作，完成对SDRAM数据(经重组或拆装的ATM信元)的正确写入和 读出ATM信元。物理层芯片配置模块，上电后对物理层芯片内部寄存器进行 初始化配置。采用硬件描述语言的方式对物理层芯片进行配置，通过配置内 置寄存器来设定物理层芯片的运行模式，即在FPGA内部设置一独立模块实现 物理层芯片微处理器控制口的读写时序及配置语句的先后关系，向物理层芯 片写入控制程序，以达到修改寄存器实现对物理层芯片模式配置的目的。 SDRAM用于ATM信元缓存，可采用4片HY57V561620芯片，规格是 4bank*4m*16bits，总共容量为128Mbyte。 ATM—over—SDH协议处理的装置 采用符合PCI 2. 3规范的32位通用型PCI接口完成装置与主机的交互。
如图1中所示，FPGA模块和物理层处理芯片之间的ATM信元是经过 UT0PIA2接口传输的。UT0PIA2接口数据宽度可为16比特，最高传输速率可 达52MHZ。具体传输过程为，物理层处理芯片作为FPGA的从设备，对发送方， 当某一块物理层芯片在被轮询到时，恰好有空闲的接收缓存，则该物理层芯 片向FPGA发出一个发送信元有效TCA信号(高电平有效，由PHY层提供，指 示PHY层可以接收从ATM层传输来的一个完整的信元)。如果此时FPGA模块 有信元要发，就置发送使能TENB有效(低电平有效，由ATM层提供，说明允 许ATM层向PHY层传输有效信元)。同时发出发送信元开始TSOC信号(高电 平有效，由ATM层提供，指示TDAT开始从ATM层向PHY层传输第一个有效字 节)，表示信元开始发送，在数据线TDAT
(从ATM层向PHY层传输待 发送的以字节为传输宽度的数据线)上发送信元数据。相似地，在接收方向， FPGA模块向物理层芯片发出地址轮询信号，当有信元要发送时，物理层处理 芯片向FPGA发出接收信元有效RCA (高电平有效，由物理层芯片PHY层提供，指示PHY层接收缓冲区中有一个完整的信元可向ATM层传输)信号。如果FPGA 有空闲的缓存时，就将发送使能RENB置为有效，低电平有效，由ATM层提供， 指示下一个时钟周期可以对RDAT和RS0C采样。在此有效期间，物理层芯片 发出信元接收开始RS0C信号，高电平有效，PHY层提供，指示RDAT开始从 PHY层向ATM层传输第一个有效字节，表示信元传送开始，信元数据开始在 数据线RDAT[O-15](从PHY层向ATM层传输接收到的以字节为传输宽度的数 据线)上传输。
可采用Altera公司的IP核实现通用ATM测试和操作物理接口 UT0PIA2 接口和对SDRAM的控制。设置UTOPIA Level 2 Master IP核专门用于异步转 移模式中ATM层设备使用标准UTOPIA Level 2总线与物理层器件进行数据 的发送和接收。
如图3所示为UTOPIA Level 2 Master IP核方框图。该IP核负责和物 理层处理芯片间ATM信元的正确接收和发送。UT0PIA2 IP核包括一个单独的 发射模块和接收模块；支持多PHY运行模式，支持多达31个物理层器件的信 元级别通信；发送模块通过轮询方式确定可以接收的物理层芯片，并将接收 自ATM层设备的信元通过ATM重组模块进行重组送入UT0PIA2接口主设备逻 辑，经标准UTOPIA Level 2总线发送至相应物理层器件，通过UT0PIA2接口 从设备逻辑进行处理送入物理层处理，从端口P0RT1、 P0RT2输出，同时使用 奇偶校验保证传输的准确性。接收方向原理类似。
本发明以FPGA为控制处理核心，实现SDH链路中ATM数据的采集，并完 成从ATM物理层到ML层的协议处理，作为3G网络测试仪的目标数据来源， 满足日益广泛的网络协议测试需求。
权利要求
1.一种基于FPGA实现ATM-over-SDH协议处理的装置，包括，物理层处理模块、通用ATM测试和操作物理接口UTOPIA2接口、FPGA模块，其特征在于，FPGA模块控制物理层处理模块完成STM-1帧和ATM信元之间的转换，并负责ATM适配层处理；UTOPIA2接口提供物理层处理模块和FPGA模块之间的ATM信元透明传输通道，由FPGA采用IP核实现PCI CORE模块的PCI接口电路，提供符合PCI 2.3规范的总线接口。
2. 根据权利要求l所述的装置，其特征在于，物理层处理模块由物理层 处理芯片与光电转换器组成。
3. 根据权利要求1所述的装置，其特征在于，FPGA模块包括AAL层处理 模块、PCI CORE模块、SDRAM控制器模块、物理层芯片配置模块，AAL层处理 模块将所接收的ATM信元的VPI/VCI值与数据表中数据进行査找对比，判断 其信元类型，按照不同信元类型送入相应的AAL2处理模块或ML5处理模块 根据ML2协议和ML5协议对信元进行重组和拆装处理；PCI CORE模块采用 IP核实现ATM信元传输；SDRAM控制器模块根据SDRAM的读写时序要求写入 和读出ATM信元；物理层芯片配置模块采用硬件描述语言对物理层芯片进行 配置，通过配置内置寄存器来设定物理层芯片的运行模式。
4. 根据权利要求1所述的装置，其特征在于，设置UT0PIA2 IP核用于 异步转移模式中ATM层设备使用标准UTOPIA Level 2总线与物理层器件迸 行数据发送和接收；UT0PIA2 IP核包括一个单独的发射模块和接收模块；支 持多PHY运行模式，支持31个物理层器件的信元级别通信。
5. 根据权利要求3所述的装置，其特征在于，物理层芯片向FPGA模块 发出一个发送/接收信元有效信号，当FPGA模块有信元要发送，就置发送/接 收使能有效，同时发出发送/接收信元开始信号，并在数据线TDAT上发送信 兀数据。
全文摘要
本发明请求保护一种基于FPGA实现ATM-over-SDH协议处理的装置，涉及通信技术领域，本发明以FPGA为控制处理核心，实现SDH链路中ATM数据的采集，并完成从ATM物理层到AAL层的协议处理，本发明采用的技术方案具体为，FPGA模块控制物理层处理模块完成STM-1帧和ATM信元之间的转换，并负责ATM适配层处理；UTOPIA2接口提供物理层处理模块和FPGA模块之间的ATM信元透明传输通道，由FPGA采用IP核实现PCI CORE模块的PCI接口电路，提供符合PCI 2.3规范的总线接口。作为3G网络测试仪的目标数据来源，满足日益广泛的网络协议测试需求。
文档编号H04L29/06GK101540766SQ20091010371
公开日2009年9月23日 申请日期2009年4月29日 优先权日2009年4月29日
发明者张治中, 朱志亮, 邱绍峰, 郭晓金, 雒江涛, 俊 黄 申请人:重庆邮电大学