A/d转换电路、固态图像传感器以及像机系统的利记博彩app

专利名称：A/d转换电路、固态图像传感器以及像机系统的利记博彩app
技术领域：
本发明涉及可应用于并行列输出型CMOS图像传感器等的A/D转换电路、使用该A/ D转换电路的固态图像传感器、以及像机系统。
背景技术：
近年来，随着固态图像传感器取代CCD，CMOS图像传感器引起了人们的关注。其原因在于通过使用CMOS图像传感器可以克服各种问题，其中包括由于在制造 CCD像素时需要专用的过程而导致系统变得非常复杂；对于其操作需要多个电源电压；此 夕卜，需要结合和操作多个外围IC。对于制造CMOS图像传感器，可以使用与用于典型的CMOS型集成电路的那些制造 过程相同的制造过程，还可以使用单个电源进行驱动，此外，采用CMOS过程的模拟电路和 逻辑电路能够共存于同一个芯片上。因此，CMOS图像传感器具有许多明显的优点，例如，可 以减少外围IC的数量。对于CXD的输出电路，通常情况是存在一个使用具有浮置扩散层(FD)的FD放大 器的通道(ch)输出。相反地，对于CMOS图像传感器，为每个像素设置FD放大器，并且通常情况是使用 并行列输出类型，其中选择像素阵列中的特定行并且在列方向上同时读取像素。该原因在于，配置在像素中的FD放大器难以获得足够的驱动性能，因此需要降低 数据率，从而认为并行处理是有利的。已经提出了多种用于该并行列输出型CMOS图像传感器的信号输出电路。作为用于读取CMOS图像传感器的像素信号的技术，存在这样的方法，其中对由诸 如光电二极管的光电转换元件产生的用作光信号的信号电荷进行暂时采样，并通过配置在 其附近的MOS开关将其读出至MOS开关之前的电容器。通常在采样电路中携带有与采样电容值为负相关的噪声。在像素中，在将信号电 荷传送到采样电容器时，使用电位梯度，并且信号电荷被完全地传送。因此，在该采样过程 中不产生噪声，但是在将前述的电容器的电压电平复位(reset)至特定的基准值时会携带噪声。作为用于消除该噪声的典型技术，存在相关双采样(correlateddouble sampling,CDS)。该技术是，在一次采样信号电荷之前的即刻读取并存储状态(复位电平)， 然后，读取采样之后的信号电平，并对信号电平求差，从而消除噪声。有多种用于⑶S的具体方法。关于并行列输出型CMOS图像传感器的信号输出电 路的一种最先进的形式是为每列提供模数(A/D)转换电路(ADC(模数转换器))，并提取出 像素信号以作为数字信号的类型。例如，在W. Yang等的论文(W. Yang et. Al.，〃 An Integrated800x600 CMOS Image System, “ ISSCC Digest of Technical Papers，pp. 304-305，Feb.，1999)、日本未审查专 利申请公开第2005-303648号、以及日本未审查专利申请公开第2005-323331号中披露了其中安装有这样并行列型ADC的CMOS图像传感器。例如，在日本未审查专利申请公开第2005-303648号所公开的固态图像传感器中，使用由计数器、比较器、参考电压发生器构成的A/D转换，通过向下计数(down count) 对复位电平进行A/D转换，接着，通过向上计数(up count)对信号电平进行A/D转换，并保 持该信号电平值，从而通过对数字数据的差分计算来执行CDS。对此，在以二维方式配置的像素中，为对应的信号线提供其中在垂直方向上共享 其输出信号线并且其中包括接收输出信号线的A/D转换的信号处理电路，从而执行用于同 时读取一行像素信号的大规模并行处理，并实现了高速摄像。然而，在上述方法中，在每一列中都存在计数器电路，并且在进行A/D转换时，许 多计数器执行计数操作，从而出现了其操作电流增加的问题。而且，此外，为了缩短A/D转 换时间期间，并在特定的时间期间内执行大量等级的A/D转换，需要增加计数频率，而这也 会引起操作电流的增加。本发明旨在提供一种A/D转换电路、一种固态图像传感器和像机系统，其中在A/ D转换电路中，计数器被设置为能够在时钟的两个边沿执行计数、在保持向上/向下计数值 的同时能够切换向上/向下计数值、并且即使用两边沿计数，计数操作的占空比也难以失
直
ο

发明内容
根据本发明的第一方面的A/D转换电路包括比较器，用于对信号电位和参考电 压进行比较并根据比较输出判定信号；以及计数器，其操作根据比较器的输出来控制，其中 计数器具有在保持值的同时将计数模式从向上计数切换到向下计数以及从向下计数切换 到向上计数的功能、以输入时钟频率2倍高的频率在输入时钟的上升沿和下降沿执行计数 的功能、以及根据比较器的输出信号锁存输入时钟并且将锁存数据的非反转或反转数据设 定为LSB的数据的功能。优选地，计数器包括LSB电路，其以与输入时钟频率相同的频率操作，并将其操 作的输出设定为计数器的LSB数据；以及波纹计数器，其中在LSB电路的后一级和后续级中 的比特电路(bitcircuit)是级联连接的，且比特电路对输入信号进行分频。优选地，计数器具有输出逻辑切换功能单元，用于在保持计数的同时实现切换向 上/向下的功能。优选地，计数器的LSB电路包括锁存电路，用于对输入时钟进行锁存；保持单元， 用于独立地存储保持锁存电路的输出，并且其中，计数器的LSB电路具有基于保持单元所 保持的数据对下一比特的输入时钟非反转和反转进行切换的功能。优选地，波纹计数器包括触发器，来自前一级的数据被提供给触发器的时钟端 子；第一选择器，连接至触发器的数据输出侧；以及第二选择器，其输入连接至触发器的数 据输出端并且其输出连接至触发器的数据输入端。优选地，在波纹计数器中，第一选择器的切换根据向上/向下控制信号来控制，并 且第二选择器的切换根据保持信号来控制。优选地，在波纹计数器中，根据控制信号，每个比特的输出逻辑反转，并且之前进 行向上计数的数据反转以转换为补数数据，从而切换为向下计数结果，并且为了防止在切换时间中发生的数据反转改变下一比特的数据，在切换控制信号的期间中，每个比特的输入/输出暂时从负反馈改变为正反馈，从而固定触发器的数据。优选地，在波纹计数器中，控制信号的电平在触发器的数据被固定的状态下切换，输出逻辑反转，然后，保持信号返回到起始，从而返回到起始计数状态。优选地，波纹计数器包括触发器，来自前一级的数据被提供给触发器的时钟端子；以及电路，其配置在触发器的时钟端子的输入级并且能够响应于外部信号来添加计数操作所需的上升沿和下降沿。优选地，以物理方式，LSB电路的保持单元配置得比输入时钟的输入单元和锁存电路更靠近于比较器侧。优选地，在计数器中，状态根据作为之前的A/D转换结果的LSB数据进行切换的电路存在于用于锁存输入时钟的锁存电路之后。根据本发明第二方面的固态图像传感器包括像素单元，其中以矩阵形式配置多个执行光电转换的像素；以及像素信号读取单元，从像素单元以多个像素为单位读取像素信号，其中像素信号读取单元包括多个A/D转换电路，其包括以对应于像素的列配置的方式配置的比较器，比较器对信号电位和参考电压进行比较，并根据比较输出判定信号；以及计数器，其操作根据比较器的输出来控制，计数器对相应的比较器的比较时间期间进行计数，并且其中计数器具有在保持值的同时将计数模式从向上计数切换到向下计数以及从向下计数切换到向上计数的功能、以输入时钟频率2倍高的频率在输入时钟的上升沿和下降沿执行计数的功能、以及根据比较器的输出信号锁存输入时钟并且将锁存数据的非反转或反转数据设定为LSB的数据的功能。根据本发明第三方面的像机系统包括固态图像传感器；以及用于在图像传感器上形成目标图像的光学系统，固态图像传感器包括像素单元，其中以矩阵方式配置多个执行光电转换的像素；以及像素信号读取单元，从像素单元以多个像素为单位读取像素信号，其中，像素信号读取单元包括多个A/D转换电路，其包括以对应于像素的列配置的方式配置的比较器，比较器对信号电位和参考电压进行比较，并根据比较输出判定信号；以及计数器，其操作根据比较器的输出来控制，计数器对相应的比较器的比较时间期间进行计数，其中计数器具有在保持值的同时将计数模式从向上计数切换到向下计数以及从向下计数切换到向上计数的功能、以输入时钟频率2倍高的频率在输入时钟的上升沿和下降沿执行计数的功能、以及根据比较器的输出信号锁存输入时钟并且将锁存数据的非反转或反转数据设定为LSB的数据的功能。根据本发明，使用了在输入时钟的上升沿和下降沿执行计数的计数器，而不是使用以输入时钟的频率执行计数的计数器。于是，在本发明中，通过使用利用其可实现该计数操作、并用于时钟的两边沿计数的计数器，在保持向上/向下计数值的同时能够切换向上/向下计数值。根据本发明，具有的优点在于计数器被设置为能够在时钟的两个边沿执行计数以及在保持向上/向下计数值的同时能够切换向上/向下计数值，并且即使在两个边沿进行计数，计数操作的占空比也难以失真。


[图1]图1是示出了根据本发明的实施方式的安装有并行列ADC的固态图像传感 器(CMOS图像传感器)的构造实例的框图。[图2]图2示出了图1的固态图像传感器的操作波形图。[图3]图3是示出了根据本实施方式的向上/向下异步计数器的构造的具体实例 的电路图。[图4]图4是图3的计数器的操作的时序图。[图5]图5是示出了根据本实施方式的LSB电路构造的具体实例的电路图。[图6]图6是示出了根据本实施方式的波纹计数器中的比特电路构造的具体实例 的电路图。[图7]图7是示出了根据本实施方式的波纹计数器中的比特电路构造的另一具体 实例的电路图。[图8]图8示出了图6和图7的比特电路的时序图之间的对应关系。[图9]图9示出了应用根据本发明实施方式的固态图像传感器的像机系统的构造实例。
具体实施例方式下面将结合附图来描述本发明的实施方式。图1示出了根据本发明实施方式的包括数据传送电路的安装有并行列ADC的固态 图像传感器(CMOS图像传感器)的构造实例的框图。此外，图2示出了图1的固态图像传感器的操作波形图。固态图像传感器10包括用作摄像单元的像素阵列单元11、行扫描电路12、列扫描 电路13、定时控制电路14、ADC组15、用作参考电压生成电路的数模转换电路(在下文中， 将其简称为DAC(数模转换器))16、以及具有传感放大电路(S/A)的数据输出电路17等。以将包括光电二极管和像素内放大器的单位像素111以矩阵形式配置的方式来 形成像素阵列单元11。此外，在固态图像传感器10中，作为用于依次读取像素阵列单元11的信号的控制 电路，配置了用于生成内部时钟的定时控制电路14、用于控制行寻址和行扫描的行扫描电 路12、以及用于控制列寻址和列扫描的列扫描电路13。在ADC组15中，为每列线V0、V1···以与每列像素配置对应这样的方式配置ADC (A/ D转换电路)15A，从而形成了并行列ADC模块153，该ADC由(n+1)个比较器(CMP) 151和向 上/向下计数器(在下文中，将其称为计数器，CNT)152组成，该(n+1)个比较器(CMP)以 对应于每列像素配置的方式设置、并且对其中由DAC 16生成的参考电压以阶梯状方式变 化的斜面波形RAMP与经由关于每行线HO、Hl…的列线从单位像素111获得的模拟信号进 行比较，向上/向下计数器具有在接收比较器151的输出和时钟CK时执行向上计数(或向 下计数)并保持计数值的功能。下面将详细描述ADC 15A的计数器152的构造及其功能。每个计数器的输出端经由开关154连接至数据传送线18。 在数据传送线18中，配置数据输出电路17，其包括与数据传送线18对应的传感电 路和减法电路。
在初始状态期间，具有保持电路功能的计数器152处于例如向上计数(或向下计 数)状态。当执行复位计数并且将相应的比较器151的输出COMPOUTi反转时，停止向上计 数操作，并保持计数值。此时，将计数器152的初始值设置为例如AD转换等级(gradation)的任意值，例如0。在该复位计数期间中，读取单位像素111的复位分量M0此后，计数器152进入向下计数(或向上计数)状态并执行对应于入射光量的数 据计数。当相应的比较器151的输出COMPOUTi反转时，保持对应于比较期间的计数值。保持的计数器值被列扫描电路13扫描并在通过数据传送线18之后作为数字信号 输入至输出电路17。列扫描电路13由于例如所供给的启动脉冲STR和主时钟MCK而被激活，根据主时 钟MCK (将MCK用作基准)与驱动时钟CLK同步地驱动相应的选择线SEL，并且使数据传送 线18读取计数器152的锁存数据。在具有如此构造的固态图像传感器10中，在一个水平单位期间(IH)中执行如下处理。S卩，在IH内，按以下方式来连续执行操作由P相读取ra执行从任意行Hx的单位 像素111到列线V0、V1···的第一读取，由P相比较PC执行比较器151中的第一比较，由D相 读取DR执行第二读取，由D相比较DC执行比较器151中的比较，以及由D相后处理DAP执 行D相处理后的后处理。P相读取ra、P相比较PC、D相读取DR、D相比较DC以及D相后处理DAP的定时控 制由定时控制电路14执行。接下来，将描述ADC (A/D转换电路)15A中的计数器152的具体构造和功能。将根据本实施方式的ADC 15A构造为使用比较器151和异步计数器152的积分型 A/D转换电路。计数器152具有能够在保持值的同时将计数模式从向上计数切换到向下计数以 及从向下计数切换到向上计数的功能。此外，计数器152具有在输入时钟CK的上升沿和下降沿执行计数并且以输入时钟 频率2倍高的频率执行计数的功能。随后，计数器152具有响应于比较器151输出的异步信号而异步地锁存输入时钟 CK并将锁存数据的非反转数据或反转数据设定为LSB数据的功能。计数器152具有锁存输入时钟CK的锁存电路(该锁存电路包括LSB比特电路) 以及用于将其输出分开存储的存储器，并具有基于存储数据对下一比特的输入时钟的非反 转和反转进行切换的功能。此外，以物理方式将存储器配置在输入时钟的输入单元和锁存电路之前(比较器 侧)。此外，在计数器152中，状态根据之前A/D结果的LSB数据而变化的电路存在于锁 存输入时钟的锁存电路之后。下面将更具体地描述具有如此特征的计数器152。图3是示出了异步计数器的构造的具体实例的电路图，该异步计数器是根据本实 施方式的向上/向下计数器构造的一种机构。
图4是图3的计数器的操作的时序图。如图3所示，计数器152由LSB电路210和所谓的波纹计数器220构成，其中LSB电路以与输入时钟CK相同的频率操作并将其输出设定为计数器152的LSB数据，而其中波 纹计数器以这样的方式来构造，即在LSB电路210的后一级和后续级中对输入信号进行二 分频的电路是级联连接的。此外，计数器152以这样的形式来构造，即，除了 LSB电路210和波纹计数器220 之外，还增加了用于实现切换向上/向下并保持计数值功能的逻辑门部件230 (例如输出逻 辑转换开关)。首先，将描述除LSB电路之外的波纹计数器220的构造和操作。波纹计数器220包括D型FF 221 223和选择器224 229。在波纹计数器220中，FF 221的负输入时钟端子连接至LSB电路210的选择器212 的输出D
的供给线，并且Q输出连接至选择器224和225的正和负输入。选择器224的 输出连接至FF 221的D输入，并且选择器225的输出D[l]提供给下一级的FF 222的负输 入时钟端子。FF 222的Q输出连接至选择器226和227的正和负输入。选择器226的输出连 接至FF 222的D输入，并且选择器227的输出D [2]提供给下一级FF 223的负输入时钟端子。FF 223的Q输出连接至选择器228和229的正和负输入。选择器228的输出连接 至FF 223的D输入。根据保持信号HLD来选择性地控制选择器224和226的输出切换，并根据控制信 号UD来选择性地控制选择器227和229的输出切换。控制信号UD用于反转每个比特的输出逻辑，从而之前向上计数的数据反转而转 变为补数数据，从而改变成向下计数结果。为了防止在切换时发生的数据反转改变下一比特的数据，在控制信号UD的切换 期间内，根据保持信号HLD将每个比特的输入/输出从负反馈暂时改变为正反馈，并预先固 定FF 221 223的数据。在该状态下，对控制信号UD的电平进行切换，并将输出逻辑反转。接下来，保持信 号HLD返回到初始，并且状态返回到初始计数状态。这一系列的操作能够在保持数据的同 时切换向上/向下计数模式。在该实例中，已经描述了作为计数器152基本单元的由向上计数器构造的FF，其 中在该向上计数器中数据反转发生在输入时钟的负边沿。可选地，即使使用向下计数器，也 可以形成利用类似的技术切换向上/向下的计数器。接下来，将描述作为本实施方式的特征的LSB电路210的构造和操作。LSB电路210包括锁存电路211、选择器212、以及用作保持单元(存储器)的D型触发器(FF) 213。波纹计数器220包括D型FF 221 223和选择器224 229。此外，逻辑门部件230包括两个输入与非门(NAND gate) 231和232。锁存电路211的D输入连接至时钟CK的供给线，并且其G输入连接至逻辑门部件 230的输出，并且其Q输出连接至选择器212的正和负输入。锁存电路211在G输入为逻辑0(低电平)时保持数据，并在G输入为逻辑1(高电平)时输出所输入的数据。作为FF 213的D输入和数据比特D
的选择器212的输出连接至波纹计数器 220的FF 221的负时钟输入端。FF 213的负时钟输入端连接至信号LL的输入线，并且Q输出连接至选择器212的 切换控制端。也就是说，基于FF 213的输出来选择性地控制选择器212的输出切换。在逻辑门部件230中，与非门231的一个输入端连接至前一级比较器151的输出信号CompOut的供给线，另一输入端连接至信号EN的供给线，而输出连接至与非门232的 一个输入端。与非门232的另一输入端连接至信号XLBD的供给线，而输出连接至LSB电路210的锁存电路的G输入。在LSB电路210中，在接收到计数器152的前一级的比较器151的输出信号 CompOut时，锁存电路211将输入时钟CK按照原样进行锁存。在那时，根据信号XLBD可达到强行使锁存电路211处于直通状态(through state)的功能。信号EN是这样的控制信号，其通过在比较器151的输出在除计数操作时间 之外的状态下进入不稳定状态的情况下，忽略比较器的输出CompOut来使锁存电路211处 于锁存状态。此外，在锁存电路211的后一级，配置用于切换输出逻辑的选择器212和用于存储 选择器212的输出信号的FF 213。在比较器的输出CompOut反转时，锁存电路211从输入时钟CK的直通状态进入到 数据保持状态。因此，计数器152对到达该点的输入时钟CK进行计数。接下来，以与除LSB电路之外的电路相同的方式执行数据反转操作。该操作通过 使用信号LL和信号XLBD来实现。首先，响应于信号LL，选择器212的输出数据(饥0])存储在FF 213中。在值为与 计数开始初始状态(DW]=低)相反的逻辑值时，维持选择器的状态。接下来，响应于信号XLBD，将锁存器暂时置于直通状态，从而装载时钟初始状态。 结果是，数据被反转。此外，当响应于信号LL存储选择器212的输出数据时，在此时输出数据与计数开 始初始状态(DW]=高)的逻辑相同的情况下，在当数据存储在FF 213中时的同时，切换 选择器212的状态，并且反转输出数据。接下来，当响应于信号XLBD将锁存器置于直通状态时，由于锁存数据本身被设置 为与处于计数开始初始状态下的数据相同，因此不存在数据变化。基于根据比较器的输出CompOut而锁存的数据，上述控制能够实现切换输出逻辑 的LSB电路210的操作。已经分别描述了 LSB电路210的操作以及处理除LSB电路之外的比特的波纹计数 器220的操作。图4示出了以组合方式执行操作的情况下的操作实例。在LSB电路210的数据反转操作的期间内，作为用于除LSB电路之外的比特的电 路的波纹计数器220根据保持信号HLD使FF221 223的数据被置于保持状态。结果是， 在不破坏数据的情况下执行包括LSB的整个计数器的数据反转操作。
这里，LSB电路210的逻辑切换选择器212被认为是置于锁存电路211之前。由 于该计数器152是A/D转换电路15A的一部分，并且锁存电路211的组件影响A/D转换的 特性(更具体地说，LSB数据的微分线性)，所以该点的状态的改变会使A/D转换特性发生 变化，而这是不期望的。 因此，如在本方法中，在与锁存电路相同的状态下恒定地进行操作的电路构造具 有便于维持特性的优点。图5是示出了根据本实施方式的LSB电路构造的更具体的实例的电路图。在图5中，锁存电路211由时钟反相器(clocked inverter)CINVl和CINV2、以及 反相器INVl和INV2构成。在锁存电路211中，时钟反相器CINVl的输入端连接至时钟CK的供给线，而其输 出连接至反相器INV2的输入端。反相器INVl的输入T端、时钟反相器CINVl的负侧控制端、以及时钟反相器CINV2 的正侧控制端连接至逻辑门部件230与非门232的输出端。反相器INVl的输出端连接至时钟反相器CINVl的正侧控制端和时钟反相器CINV2 的负侧控制端。反相器INV2的输出端连接至时钟反相器CINV2的输入端和选择器212的输入端。于是，时钟反相器CINV2的输出连接至反相器INV2的输入端侧。选择器212由时钟反相器CINV3、CINV4和CINV5，以及反相器INV3构成。在选择器212中，时钟反相器CINV3和CINV4的输入端连接至锁存电路211的反 相器INV2的输出端。反相器INV3的输入端、时钟反相器CINV3的负侧控制端、以及时钟反相器CINV4 和CINV5的正侧控制端连接至FF 213的输出端。反相器INV3的输出端连接至时钟反相器CINV3的正侧控制端和时钟反相器CINV4 和CINV5的负侧控制端。于是，时钟反相器CINV4的输出端连接至时钟反相器CINV5的输入端，以及时钟反 相器CINV3和CINV5的输出端彼此连接。FF 213由时钟反相器CINV6和CINV7、反相器INV4 INV6、与非门NAl禾Π NA2、以 及传送门TMGl和TMG2构成，其中在传送门TMGl和TMG2中，ρ沟道MOS (PMOS)晶体管与η 沟道MOS (PMOS)晶体管的源极和漏极相连接。在FF 213中，反相器INV4的输入端连接至信号LL的供给线，而与非门NAl的一 个输入端和与非门ΝΑ2的一个输入端连接至复位信号RST的供给线。反相器INV4的输出 端连接至反相器INV5的输入端、时钟反相器CINV6的正侧控制端、时钟反相器CINV7的负 侧控制端、以及传送门TMGl的NMOS晶体管。反相器INV5的输出端连接至反相器INV6的输入端、时钟反相器CINV6的负侧控 制端、时钟反相器CINV7的正侧控制端、传送门TMGl的PMOS晶体管的栅极和传送门TMG2 的NMOS晶体管的栅极。与非门NAl的另一输入端连接至传送门TMG2的输入端/输出端中的一个，而输出 端连接至时钟反相器CINV6的输入端。时钟反相器CINV6的输出端连接至传送门TMGl的输 入端/输出端中的一个，而传送门TMGl的输入端/输出端中的另一个连接至与非门ΝΑ2的另一输入端。与非门NA2的输出端连接至时钟反相器CINV7的输入端，而时钟反相器CINV7的输出端连接至选择器212的输入端。反相器INV6的输出端连接至传送门TMG2的PMOS晶体管的栅极，而传送门TMG2的输入端/输出端中的另一个连接至锁存电路211的反相器INV2的输出侧。在具有上述构造的LSB电路210中，选择器212被构造有用于切换时钟反相器的第一级和第二级的切换电路。因此，在切换选择器212的状态的情况下，出现在锁存电路211的输出单元中的负荷几乎不改变。因此，如果不考虑输入时钟CK的占空比失真的情况，则为了保持本电路中 LSB输出数据的线性而需要注意的部分限于锁存电路211的输出占空比和锁存控制信号。此外，图5的电路图还示意性地示出了作为布局的电路配置构造。如图5所示，将用于存储选择器212的数据的FF 213配置在输入时钟CK的输入单元的前一级。因此，可以减小用于执行高速操作的配线的长度，从而减少电流消耗并提高 高速操作裕度(operationmargin)。作为在异步锁存输入时钟CK的情况下所关注的事项，即使当在锁存输入时钟CK时的输入电压是中间电压时，由于锁存电路211是通过使用两级反相器的反相放大器的正 反馈而形成的，所以在短期间内输入电压也会归于多个电压状态中的一个。输入电压会归于哪个是不确定的。从一开始，这意味着模拟量处于A/D之后的LSB数据的中间状态，并且可以说这是A/D的本质的操作。在本实例所给出的具体实例中，示出了实现了这样的计数器电路，其能够在输入时钟的两个边沿执行计数操作并且在保持数据的同时切换向上/向下模式。此外，计数器 电路是考虑到A/D的线性的电路。在该实例中，在波纹计数器220中，电路用作这样一个实例，其中除LSB电路之外的计数器比特由对输出进行反转的选择器225、227和229，以及对数据执行正反馈以固定 数据的选择器224、226和228组成。这是能够在输入时钟被反转时对其所有数据进行反转的异步计数器的实例，并且可以应用到能实现该实例的电路中。图6是示出了根据本实施方式的波纹计数器中的比特电路构造的具体实例的电路图。FF 221 (222,223)由时钟反相器 CINV11、CINV12 和 CINV13，反相器INVll 和 INV12，2输入与非门NAll和NA12以及传送门TMGll构成。反相器INVll的输入端连接至LSB电路的输出数据CIN的供给线，并且与非门NAll的一个输入端和与非门NA12的一个输入端连接至反转复位信号XRST的供给线。反相器INVll的输出端连接至反相器INV12的输入端、时钟反相器CINVll和CINV12的正侧控制端、时钟反相器CINV13的负侧控制端和传送门TMGll的PMOS晶体管的 栅极。反相器INV12的输出端连接至时钟反相器CINVll和CINV12的负侧控制端、时钟反相器CINV13的正侧控制端、传送门TMGll的NMOS晶体管的栅极。传送门TMGll的输入端/输出端中的一个连接至选择器224 (226，228)的输出侧， 并且输入端/输出端中的另一个连接至与非门NAll的另一个输入端。与非门NAll的输出端连接至时钟反相器CINVll的输入端，并且时钟反相器CINVll的输出端连接至与非门NA12的另一个输入端。与非门NA12的输出连接至选择器224和225的输入侧和时钟反相 器CINV13的输入端。时钟反相器CINV13的输出端连接至与非门NA12的另一输入端侧。时钟反相器CINV12的输入端连接至与非门NAll的输出侧，并且输出端连接至与 非门NAll的另一输入端侧。选择器224 (226，228)由时钟反相器CINV14和传送门TMG12构成。传送门TMG12的输入端/输出端中的一个和时钟反相器CINV14的输入端连接至 FF 221的输出侧。传送门TMG12的输入端/输出端中的另一个和时钟反相器CINV14的输出端连接 至FF 221的传送门TMGll的输入端/输出端中的一个。传送门TMG12的PMOS晶体管的栅极和时钟反相器CINV14的正侧控制端连接至保 持信号HOLD的供给线，而传送门TMG12的NMOS晶体管的栅极和时钟反相器CINV14的负侧 控制端连接至保持信号HOLD的反转信号XHOLD的供给线。选择器225(227,229)由时钟反相器CINV15和传送门TMG13构成。传送门TMG13的输入端/输出端中的一个和时钟反相器CINV15的输入端连接至 FF 221的输出侧。传送门TMG13的输入端/输出端中另一个连接至时钟反相器CINV15的输出端。传送门TMG13的PMOS晶体管的栅极和时钟反相器CINV15的正侧控制端连接至控 制信号UD的供给线，而传送门TMG13的NMOS晶体管的栅极和时钟反相器CINV15的负侧控 制端连接至控制信号UD的反转信号XUD的供给线。如上所述，在具有如此构造的比特电路中，响应于保持信号HOLD，FF 221中的输 入/输出暂时进行正反馈，从而响应于向上/向下控制信号UP，阻止在输出COUT反转时的 下一个FF的计数操作(数据反转)。如上所述，已经描述了将两个选择器设置为波纹计数器220的比特电路的实例。 该构造还可以以从外部直接控制每个比特的时钟线而不使用两个选择器的方式来形成。图7是示出了根据本实施方式的波纹计数器中的比特电路构造的另一具体实例 的电路图。在该比特电路中，在FF 221 (222,223)的输入级配置2输入或门(OR gate)0R21 和2输入与非门NA21。或门0R21的一个输入端连接至LSB电路的输出数据CIN的供给线，而另一个输入 端连接至信号HLDCK的供给线。与非门NA21的一个输入端连接至或门0R21的输出端，另一个输入端连接至信号 XRVDCK的供给线，而输出连接至FF 221 (222，223)的时钟输入端。在该情况下，FF 221 (222，223)由时钟反相器CINV21、CINV22和CINV23，反相器 INV21和INV22，2输入与非门NA22和传送门TMG21构成。与非门NA22的一个输入端连接至反转复位信号XRST的供给线。反相器INV21的输入端、时钟反相器CINV21和CINV23的负侧控制端、时钟反相器 CINV22的正侧控制端、传送门TMG21的NMOS晶体管的栅极连接至与非门NA21的输出端。
反相器INV21的输出端连接至时钟反相器CINV21和CINV23的正侧控制端、时钟 反相器CINV22的负侧控制端和传送门TMG21的PMOS晶体管的栅极。时钟反相器CINV21和CINV23的输入端连接至反相器INV22的输出端。时钟反相器CINV21的输出端连接至与非门NA22的另一输入端。与非门NA22的 输出端连接至传送门TMG21的输入端/输出端中的一个和时钟反相器CINV22的输入端。传送门TMG21的输入端/输出端中的另一个连接至反相器INV22的输入端。于是，时钟反相器CINV23的输出端连接至反相器INV22的输入端侧。时钟反相器CINV22的输入端连接至与非门NA22的输出侧，而输出端连接至与非门NA22的另一输入端侧。在该比特电路中，通过从外部直接控制每个比特的时钟线，并通过强行附加计数 操作(数据反转)所需的上升沿和下降沿仅仅一次，实现了对所有比特的数据反转。图8以相互关联的方式示出了图6和图7的比特电路的时序图。如图8所示，图6和图7的比特电路的输出数据的状态转变是相同的。然而，图6中的比特电路与图7中的比特电路的电路规模不同。图6的比特电路能够使用38个晶体管来构造，而图7中的比特电路能用28个晶 体管来构造。S卩，与图6的比特电路相比，图7的比特电路具有能够减少电路面积并降低功耗、 同时扩展高速操作裕度的优点。如上所述，在本实施方式中，使用能够在保持数据的同时从向上计数转换为向下 计数或者从向下计数转换为向上计数模式的计数器的A/D转换电路使得可以在输入时钟 的两个边沿上执行计数操作。此外，还可以抑制LSB数据的A/D转换特性对于电路的恶化。这里，将描述固态图像传感器(CMOS图像传感器)10的操作。在从任意行Hx上的单位像素111到列线V0、V1···的第一读取稳定之后，DAC 16将 参考电压随时间变化的阶梯状斜面波形RAMP输入给比较器151，并由比较器151执行与任 意列线Vx的电压的比较。与斜面波形的阶梯波输入并行地，计数器152执行第一计数。这里，当RAMP变为与Vx的电压相等时，反转比较器151的输出。结果是，停止计 数器152的计数操作，并保持对应于比较期间的计数值。在该第一读取时，读取单位像素111的复位分量Δ V，在复位分量Δ V中，包含对于 每个单位像素111变化的噪声作为偏移。然而，由于这些复位分量Δ V的变化通常较小，并且所有像素间还具有公共的复 位电平，因此可大约知道任意列线Vx的输出。因此，在复位分量AV的第一读取时，可以通过调整斜面波形(RAMP)电压来缩短 比较期间。例如，在这种情况下，在7比特的计数期间(128个时钟)中执行Δ V的比较。对于第二读取，除了复位分量Δ V之外，还读取对应于每个单位像素111的入射光 量的信号分量，并执行与第一读取相同的操作。也就是说，在从任意行Hx的单位像素111到列线V0、V1···的第二读取稳定后，DAC 16将参考电压随时间变化的阶梯波斜面波形PAMP输入给比较器151，并且比较器151将RAMP与任意列线的电压Vx进行比较。 与斜面波形PAMP的阶梯波输入并行地，计数器152执行第二计数。这里，当RAMP与Vx的电压相等时，比较器151的输出反转，同时，保持对应于比较 期间的计数值。此时，在第一计数与第二计数之间的不同位置处保持计数值。在上述AD转换期间结束之后，列扫描电路13使所保持第一和第二 η比特数字信 号在穿过数据传送线18之后而被数据输出电路17检测。随后通过减法电路依次执行(第 二信号)“(第一信号)，然后将信号输出到外部。此后，对每一行依次地重复相同的操作，以 生成2维图像。上述操作在一个水平单位期间(IH)内执行。于是，按以下方式连续执行每个操作在IH内，由P相读取I3R执行从任意行Hx的 单位像素111到列线V0、V1···的第一读取、由P相比较PC执行比较器151中的比较、由D相 读取DR执行第二读取、由D相比较DC执行比较器151中的比较、以及由D相后处理DAP执 行D相处理之后的后处理。如上所述，根据本实施方式，ADC 15A被配置为使用比较器151和计数器152的积 分型A/D转换电路。计数器152具有能够在保持值的同时从向上计数切换到向下计数或 者从向下计数切换到向上计数的功能、以输入时钟的2倍频率执行计数、并在输入时钟CK 的上升沿和下降沿执行计数的功能、以及响应于比较器151输出的异步信号对输入时钟CK 进行异步锁存并且将锁存数据的非反转或反转数据设定为LSB数据的功能。此外，能够实 现这样的A/D转换电路，其中可以使计数器在时钟的两个边沿执行计数并允许在保持向上 /向下计数值的同时切换向上/向下计数值，以及即使在两个边沿进行计数，计数操作的占 空比也难以失真。可将具有这样优点的固态图像传感器应用为数码相机和视频摄像机的摄像装置。图9示出了应用根据本发明的实施方式的固态图像传感器的像机系统的配置实 例。如图9所示，本像机系统300包括应用根据本实施方式的固态图像传感器10的摄 像装置310、将入射光引导到摄像装置310的像素区域(形成目标图像)的光学系统，例如， 在成像面上将入射光(图像光)形成图像的透镜320、用于驱动摄像装置310的驱动电路 (DRV) 330、以及用于处理摄像装置310的输出信号的信号处理电路(PRC) 340。 驱动电路330具有定时发生器(未示出)，其用于生成包括驱动摄像装置310中的 电路所使用的触发脉冲和时钟脉冲的各种定时信号，并根据预定的定时信号驱动摄像装置 310。此外，信号处理电路340对摄像装置310的输出信号执行诸如相关双采样(⑶S) 的信号处理。可以将由信号处理电路340所处理的图像信号记录在例如记录介质上，例如存储 器。通过使用打印机等以硬拷贝的形式将记录在记录介质上的图像信息进行打印。此外， 由信号处理电路340处理的图像信号显示为由液晶显示器等构成的监视器上的运动图像。 如上所述，通过将作为摄像装置310的如上所述的图像传感器10安装在诸如数码 相机的摄像装置中，可以实现高精度的像机。
权利要求
一种A/D转换电路，包括比较器，用于比较信号电位和参考电压，并根据所述比较输出判定信号；以及计数器，其操作根据所述比较器的输出来控制，其中，所述计数器具有在保持值的同时将计数模式从向上计数切换到向下计数以及从向下计数切换到向上计数的功能，以输入时钟的2倍的频率在输入时钟的上升沿和下降沿执行计数的功能，以及根据所述比较器的输出信号锁存输入时钟并且将锁存数据的非反转或反转数据设定为LSB的数据的功能。
2.根据权利要求1所述的A/D转换电路，其中，所述计数器包括LSB电路，以与所述输入时钟相同的频率操作，并将其操作的输出设定为所述计数器的 LSB数据，以及波纹计数器，其中，在所述LSB电路的后一级和后续级中的比特电路是级联连接的，所 述比特电路对输入信号进行分频。
3.根据权利要求1所述的A/D转换电路，其中，所述计数器具有输出逻辑切换功能单元，用于在保持计数的同时实现切换向上/向下的功能。
4.根据权利要求2所述的A/D转换电路，其中，所述计数器的LSB电路包括 锁存电路，用于锁存输入时钟，以及保持单元，用于独立地存储保持所述锁存电路的输出，以及其中，所述计数器的LSB电路具有基于所述保持单元所保持的数据对下一比特的输入 时钟的非反转和反转进行切换的功能。
5.根据权利要求2所述的A/D转换电路，其中，所述波纹计数器包括 触发器，将来自前一级的数据提供给所述触发器的时钟端子， 第一选择器，连接至所述触发器的数据输出侧，以及第二选择器，其输入连接至所述触发器的数据输出端并且其输出连接至所述触发器的 数据输入端。
6.根据权利要求5所述的A/D转换电路，其中，在所述波纹计数器中， 所述第一选择器的切换根据向上/向下控制信号来控制，以及所述第二选择器的切换根据保持信号来控制。
7.根据权利要求6所述的A/D转换电路，其中，在所述波纹计数器中，根据所述控制信号，每个比特的输出逻辑被反转，并且之前进行向上计数的数据反转 以转换为补数数据，从而切换至向下计数的结果，以及为了防止在切换时间期间发生的数据反转改变下一比特的数据，在切换所述控制信号 期间，每个比特的输入/输出暂时从负反馈改变为正反馈，从而固定所述触发器的数据。
8.根据权利要求7所述的A/D转换电路，其中，在所述波纹计数器中，所述控制信号的电平在所述触发器的数据被固定的状态下切换，所述输出逻辑反转， 然后，所述保持信号返回初始，从而返回到初始计数状态。
9.根据权利要求2所述的A/D转换电路，其中，所述波纹计数器包括 触发器，将来自前一级的数据提供给所述触发器的时钟端子，以及电路，配置在所述触发器的时钟端子的输入级，并且能够响应于外部信号添加计数操 作所需的上升沿和下降沿。
10.根据权利要求4所述的A/D转换电路，其中，以物理方式，所述LSB电路的保持单元 配置得比所述输入时钟的输入单元和锁存电路更靠近于所述比较器侧。
11.根据权利要求2所述的A/D转换电路，其中，在所述计数器中，状态根据作为之前的 A/D转换结果的LSB的数据进行切换的电路存在于锁存输入时钟的锁存电路之后。
12.一种固态图像传感器，包括像素单元，其中，以矩阵形式配置多个执行光电转换的像素；以及 像素信号读取单元，从所述像素单元以多个像素为单位读取像素信号， 其中，所述像素信号读取单元包括 多个A/D转换电路，包括比较器，以对应于像素的列配置的方式配置，所述比较器对读取信号电位和参考电压 进行比较并根据所述比较输出判定信号，以及计数器，其操作根据所述比较器的输出来控制，所述计数器对相应的比较器的比较时 间期间进行计数，以及其中，所述计数器具有在保持值的同时将计数模式从向上计数切换到向下计数以及从向下计数切换到向上 计数的功能，以输入时钟的2倍的频率在输入时钟的上升沿和下降沿执行计数的功能，以及 根据所述比较器的输出信号锁存输入时钟并且将锁存数据的非反转或反转数据设定 为LSB的数据的功能。
13.根据权利要求12所述的固态图像传感器，其中，所述计数器包括LSB电路，以与所述输入时钟相同的频率进行操作，并将其操作的输出设定为所述计数 器的LSB数据，以及波纹计数器，其中，在所述LSB电路的后一级和后续级中的比特电路是级联连接的，所 述比特电路对输入信号进行分频。
14.根据权利要求12所述的固态图像传感器，其中，所述计数器具有 输出逻辑切换功能单元，用于在保持计数的同时实现切换向上/向下的功能。
15.根据权利要求13所述的固态图像传感器，其中，所述计数器的所述LSB电路包括 锁存电路，用于锁存输入时钟，以及保持单元，用于独立地存储保持所述锁存电路的输出，以及其中，所述计数器的LSB电路具有基于所述保持单元所保持的数据对下一比特的输入 时钟的非反转和反转进行切换的功能。
16.根据权利要求13所述的固态图像传感器，其中，所述波纹计数器包括 触发器，将来自前一级的数据提供给所述触发器的时钟端子，第一选择器，连接至所述触发器的数据输出侧，以及第二选择器，其输入连接至所述触发器的数据输出端并且其输出连接至所述触发器的 数据输入端。
17.根据权利要求16所述的固态图像传感器，其中，在所述波纹计数器中， 所述第一选择器的切换根据向上/向下控制信号来控制，以及所述第二选择器的切换根据保持信号来控制。
18.根据权利要求17所述的固态图像传感器，其中，在所述波纹计数器中，根据所述控制信号，每个比特的输出逻辑被反转，并且之前进行向上计数的数据反转 以转换为补数数据，从而切换至向下计数的结果，以及为了防止在切换时间期间发生的数据反转改变下一比特的数据，在切换所述控制信号 期间，每个比特的输入/输出暂时从负反馈改变为正反馈，从而固定所述触发器的数据。
19.根据权利要求18所述的固态图像传感器，其中，在所述波纹计数器中，所述控制信号的电平在所述触发器的数据被固定的状态下切换，所述输出逻辑反转， 然后，所述保持信号返回初始，从而返回到初始计数状态。
20.根据权利要求13所述的固态图像传感器，其中，所述波纹计数器包括 触发器，将来自前一级的数据提供给所述触发器的时钟端子，以及电路，配置在所述触发器的时钟端子的输入级，并且能够响应于外部信号添加计数操 作所需的上升沿和下降沿。
21.—种像机系统，包括 固态图像传感器；以及光学系统，用于在所述图像传感器上形成对象图像， 所述固态图像传感器包括像素单元，其中，以矩阵形式配置多个用于执行光电转换的像素；以及 像素信号读取单元，从所述像素单元以多个像素为单位读取像素信号， 其中，所述像素信号读取单元包括 多个A/D转换电路，包括比较器，以对应于像素的列配置的方式配置，所述比较器对读取信号电位和参考电压 进行比较并根据所述比较输出判定信号，以及计数器，其操作根据所述比较器的输出来控制，所述计数器对相应的比较器的比较时 间期间进行计数，以及其中，所述计数器具有在保持值的同时将计数模式从向上计数切换到向下计数以及从向下计数切换到向上 计数的功能，以输入时钟的2倍的频率在输入时钟的上升沿和下降沿执行计数的功能，以及 根据所述比较器的输出信号锁存输入时钟并且将锁存数据的非反转或反转数据设定 为LSB的数据的功能。
全文摘要
本发明提供一种A/D转换电路，其中，计数器被设置为能够在时钟的两个边沿执行计数，在保持向上/向下计数值的同时能够切换向上/向下计数值，并且即使在两个边沿进行计数，计数操作的占空比也难以失真。将ADC(15A)被配置为使用比较器(151)和计数器(152)的积分型A/D转换电路。计数器(152)具有在保持值的同时将计数模式从向上计数切换到向下计数以及从向下计数切换到向上计数的功能、以输入时钟频率2倍的频率在输入时钟(CK)的上升沿和下降沿执行计数的功能、以及根据比较器(151)的输出信号对输入时钟(CK)进行锁存并将锁存数据的非反转或反转数据设定为LSB的数据的功能。
文档编号H04N5/335GK101803199SQ200880107809
公开日2010年8月11日 申请日期2008年9月25日 优先权日2007年9月28日
发明者久松康秋 申请人:索尼公司