波形均衡器和其控制方法以及接收设备和其控制方法

专利名称：波形均衡器和其控制方法以及接收设备和其控制方法
技术领域：
本发明涉及波形均衡器(waveform equalizer)和其控制方法以及接收设备和其 控制方法。更具体地，本发明涉及能提供比以前更好的接收特性的波形均衡器和其控制方 法以及接收设备和其控制方法。
背景技术：
在信号传输系统中，由于传输信道上发生的反射波，接收波可能会被扭曲。例如， 在地面波TV广播的情况下，如图1中所示，从发射塔发出的无线电波被来自发射塔但在到 达之前由于建筑物和山岳的反射而绕弯的波所干扰。自从模拟TV广播的时代以来，直达波 和反射波之间的这种干扰被称为"镜像(ghost)"。它仍然是影响数字TV广播的接收特性 的大问题。 示例性地，如图2中所示，将不存在反射波时的波谱(左侧所示)与存在反射波时 的波谱(右侧所示)相比较，揭示了以下内容在不存在反射波时功率密度相对于频率保持 恒定(左侧)，而在反射波导致信号扭曲的情况下功率密度的等级在某个频率处下降(右 侧)。 波形均衡器被用作去除这种扭曲的器件。存在各种结构的波形均衡器。 一般，波 形均衡器可以被构造为具有组成所使用的传输信道的反向特性的系数的滤波器。图3是如 此构造的波形滤波器的示例性示图。 如图3中所示，如果来自广播台的信道的频率特性被假设为H(f)，则接收广播信 号的接收设备内的波形均衡器被配置为具有频率特性1/H (f)。这使得波形均衡器向位于下 游的解调/解码部件输出无干扰信号。即，即使存在反射波，也可以提供如图2的左侧所示 的没有倾角的波谱。 图4示出了波形均衡器的结构。这个波形均衡器由以下部分组成分别将输入信 号延迟一个时钟脉冲以输出到直接的后级的寄存器至11n、分别将输入信号与滤波器系 数(抽头系数)C1Q至Cln之一相乘的乘法器12。至12n、以及将乘法器12。至12n的乘积加起 来的加法器至13n。 在图4的波形均衡器中，寄存器"至lln分别将输入的接收信号延迟一个时钟脉 冲，并且乘法器12。至12n中的每一个将这样延迟后的接收信号分别与滤波器系数(抽头系 数)C1Q至Cln中的每一个相乘。然后，加法器13工至13n将来自乘法器12。至12n的乘积加 起来。作为结果的乘积总和被输出作为均衡后的信号。 结果，均衡后的信号是无干扰信号。另外，由乘法器12。至12n中的每一个与延迟 后的接收信号相乘的滤波器系数是根据图5中所示的冲击响应获取的，这将在随后讨论。
另外，根据操作频率将波形均衡器大致分为符号率(symbol rate)均衡器和分数 间隔(fractionally spaced)均衡器。 另外，符号率均衡器和分数间隔均衡器在Kagaku Gi jutsu Shu卯an于1999年11 月出版的、由John G. Proakis所著的、由Koichi Sakaniwa等翻译为日语的题为"Digital
4Communication" (ISBN :978-4-87653-073-1(4-87653-073-4))的书中有详细描述。
比较这两种类型的波形均衡器揭示了以下内容符号率均衡器使用发送信号的符 号频率来驱动它的滤波器，而分数间隔均衡器使用高于符号率的频率(通常使用通过将符 号频率与整数倍相乘获得的频率)来进行驱动。因此，针对这两种波形均衡器，存在以下优 点和缺点。 首先，在存在足够数目的抽头的情况下，分数间隔均衡器可以比符号率均衡器更 精确地执行均衡。这是因为符号率均衡器不满足采样定理从而理论上不能再生发送信号， 而分数间隔均衡器满足采样定理从而理论上能够再生发送信号。 其次，假设抽头数目相同，则符号率均衡器可以比分数间隔均衡器处理更长的延 迟波。这是因为波形均衡器处理更长的延迟波的能力是由正在讨论的波形均衡器能够表示 的冲击响应的长度决定的。即，如图5中所示，为了表示相同长度的冲击响应，以n折叠符 号率进行操作的分数间隔均衡器需要n倍于符号率均衡器所需数目的抽头。
图5是示出冲击响应和滤波器系数之间的关系的图形表示。 在图5所示的图形中，垂直轴代表冲击响应。沿着垂直轴的值越高，冲击响应值越 大。水平轴代表如图中所见的从左到右的方向的时间。 在图5中，延伸指向冲击响应的波形的箭头被以T/2的间隔隔开。所以，两个箭头 的间隔T对应于符号率均衡器的周期(S卩，符号周期)，并且一个箭头的间隔T/2对应于分 数间隔均衡器的周期。这意味着为了表示相同长度的冲击响应，分数间隔均衡器需要两倍 于符号率均衡器的抽头。 如果可以具有足够大量的抽头，则可以利用高度精确的分数间隔均衡器。然而，在 成本和其他考虑方面，总是提供足够大量的抽头是不现实的。所以波形均衡器的设计者需 要考虑上述优点和缺点来设计最佳电路。 鉴于这种平衡，下面的专利文献1提出了多种技术，从而使得符号率均衡器和分 数间隔均衡器被以这样的方式结合在接收设备中基于信道而选择使用它们中的一个。根 据这个提议，可以根据需要在符号率均衡器和分数间隔均衡器之间进行选择。
专利文献1 :日本专利早期公开No. Hei 3-244220

发明内容
技术问题 然而，尽管包括以上引用的专利文献1在内的普通技术最大限度地利用了符号率 均衡器和分数间隔均衡器两者性能方面的优点和缺点，但是解调设备需要在其中容纳两块 波形均衡器。这提高了成本。 具体地，代替结合两个波形均衡器并选择使用它们中的一个，理想的波形均衡器 设计可以很好地包括安装能够提供符号率均衡器和分数间隔均衡器二者的性能优点的单 个波形均衡器。 鉴于以上情况作出了本发明，并且本发明提供了一种可以被有选择的控制用作符
号率均衡器或分数间隔均衡器的单个波形均衡器。 技术方案 根据本发明的一个方面，提供了一种用于执行输入信号的波形均衡的波形均衡
5器，该波形均衡器包括滤波器，该滤波器至少包括串行连接以相继延迟输入信号的一组延 迟器件、用于将每一个延迟器件的输出与滤波器系数相乘的一组乘法器、以及用于将乘法 器的输出加起来以获取波形均衡后的输出信号的一组加法器；定时信号选择装置，用于选 择第一或第二定时信号来驱动滤波器，该第一定时信号以输入信号的符号频率的周期的间 隔驱动滤波器，该第二定时信号以短于符号频率的周期的周期的间隔驱动滤波器。该滤波 器根据所选择的第一定时信号被驱动作为符号率均衡器，或者根据所选择的第二定时信号 被驱动作为分数间隔均衡器。 定时信号选择装置可以首先选择第二定时信号来驱动滤波器作为分数间隔滤波 器，然后在误差信号定下来之后根据滤波器系数的值从第二定时信号切换到第一定时信 号，并使用第一定时信号驱动滤波器作为符号率均衡器。 定时信号选择装置可以以最小化信道错误率的方式选择第一定时信号或第二定 时信号。 定时信号选择装置可以以最小化波形均衡器中的误差信号的方式选择第一定时 信号或第二定时信号。 滤波器系数可以是预定的固定值，并且滤波器可以被基于滤波器系数而驱动作为 固定系数均衡器。 滤波器系数可以是基于自适应均衡算法自适应地确定的值，并且滤波器可以被基 于滤波器系数而驱动作为自适应均衡器。 短于符号频率的周期的周期可以具有整数倍于符号频率的频率。 根据本发明的第一方面的控制方法对应于根据本发明的第一方面的上述的波形
均衡器。 根据本发明的第一方面的波形均衡器和其控制方法包括对于滤波器的使用，该滤 波器至少包括串行连接以相继延迟输入信号的一组延迟器件、用于将每个延迟器件的输出 与滤波器系数相乘的一组乘法器、以及用于将乘法器的输出加起来以获取波形均衡后的输 出信号的一组加法器，该滤波器由第一或第二定时信号驱动，该第一定时信号被选择以输 入信号的符号频率的周期的间隔驱动滤波器，该第二定时信号被选择以短于符号频率的周 期的周期的间隔驱动滤波器。滤波器根据所选择的第一定时信号被驱动作为符号率均衡 器，或者根据所选择的第二定时信号被驱动作为分数间隔均衡器。 根据本发明的第二方面，提供了一种用于接收从载波的数字调制得出的调制后的 信号的接收设备，该接收设备包括滤波器，该滤波器至少包括串行连接以相继延迟与调制 后的信号对应的输入信号的一组延迟器件、用于将每一个延迟器件的输出与滤波器系数相 乘的一组乘法器、以及用于将乘法器的输出加起来以获取波形均衡后的输出信号的一组加 法器；以及定时信号选择装置，用于选择第一或第二定时信号来驱动滤波器，第一定时信号 以输入信号的符号频率的周期的间隔驱动滤波器，第二定时信号以短于符号频率的周期的 周期的间隔驱动滤波器。滤波器根据所选择的第一定时信号被驱动作为符号率均衡器，或 者根据所选择的第二定时信号被驱动作为分数间隔均衡器。 根据本发明的第二方面的控制方法对应于根据本发明的第二方面的上述接收设 备。 根据本发明的第二方面的接收设备和其控制方法包括对于滤波器的使用，该滤波器至少包括串行连接以相继延迟输入信号的一组延迟器件、用于将每一个延迟器件的输出 与滤波器系数相乘的一组乘法器、以及用于将乘法器的输出加起来以获取波形均衡后的输 出信号的一组加法器。滤波器由第一或第二定时信号驱动，第一定时信号被选择以输入信 号的符号频率的周期的间隔驱动滤波器，第二定时信号被选择以短于符号频率的周期的周 期的间隔驱动滤波器。滤波器根据所选择的第一定时信号被驱动作为符号率均衡器，或者 根据所选择的第二定时信号被驱动作为分数间隔均衡器。 根据本发明的第一方面，如上所述，单个波形均衡器被有选择地控制用作符号率 均衡器或分数间隔均衡器，从而提供高于以前的接收特性。 另外，根据本发明的第二方面，单个波形均衡器被有选择地控制用作符号率均衡 器或分数间隔均衡器，从而提供高于以前的接收特性。


图1是无线电干扰的示例性视图。图2是由于反射波的存在或不存在导致的波谱的变化的示例性视图。图3是波形均衡器的示例性视图。图4是示出普通波形均衡器的结构的电路图。图5是示出冲击响应和滤波器系数之间的关系的曲线图。图6是示出实现本发明的接收设备的结构的框图。图7是采样同步部件输出的内容的示例性定时图。图8是示出一般采样的视图。图9是接收信号的示例性视图。图10是固定系数均衡器的详细结构的示例性电路图。图11是以符号率模式操作的固定系数均衡器的示例性定时图。图12是以分数间隔模式操作的固定系数均衡器的示例性定时图。图13是用于估计作为波形均衡器的输出信号源的发送点的方法的示例性视图。图14是自适应均衡器的详细结构的示例性电路图。图15是以符号率模式操作的自适应均衡器的示例性定时图。图16是以分数间隔模式操作的自适应均衡器的示例性定时图。图17是示出个人计算机的一般结构的框图。31:接收设备 41 :RFIC42:解调LSI 43:主机CPU51:A/D变换部件52 :采样同步部件53:波形均衡器 54 :误差校正部件71:固定系数均衡器81 :选择器82:滤波器 83 :寄存器84:寄存器 85 :寄存器91 :寄存器 92 :乘法器93:加法器 101:自适应均衡器111 :选择器112 :滤波器
113:寄存器114 :寄存器115:寄存器116 :算术单元117:延迟单元118 :寄存器119:乘法器120 :乘法器121:加法器122 :寄存器123:误差信号计算部件131 :寄存器
132:乘法器133 :加法器
具体实施例方式
下面将参考附图描述本发明的一些实施例。
图6是示出实现本发明的接收设备的结构的框图。 接收设备31被构造为包括RFIC (无线电频率集成电路)41 、解调LSI (大规模集成 电路)42以及主机CPU(中央处理单元)43。在由接收设备31和天线32组成的系统(下文 中称为数字TV接收系统)中，来自广播台的BS(广播卫星)数字广播的广播电波示例性地 由天线32接收。 在数字TV接收系统中，由天线32接收的信号被RFIC 41变换为基带信号，该基带 信号被输入到解调LSI 42。在随后的描述中，输入到解调LSI 42的基带信号将被简称为 DT。 解调LSI 42对从RFIC 41输入的DT执行预定处理，以获取随后被输出的传输流 (TS)。 解调LSI 42被构造为包括A/D(模拟/数字)变换部件51、采样同步部件52、波 形均衡器53、误差校正部件54以及12CIF(Inter IC接口 )55。 A/D变换部件51将从RFIC 41输入的模拟信号DT变换为数字信号，该数字信号 被供应给采样同步部件52。在随后的描述中，从A/D变换部件51输出的数字信号被称为 DT0。 采样同步部件52对经历了由A/D变换部件51进行的到数字形式的变换的DT0执 行符号同步处理(该处理是用于建立符号点的同步的处理)。更具体地，符号同步处理生 成标记SEN1和DEN1，标记SEN1指示组成波形均衡之前的接收数据的DT1是符号点，标记 DEN1指示DT1是符号点或两个符号点之间的中间点。 采样同步部件52向波形均衡器53供应所生成的SEN1和DEN1、以及组成波形均衡 之前的接收数据并对应于DT0的DT1。 下面参考图7的定时图阐述采样同步部件52输出的内容。 图7是从上到下示出作为从采样同步部件52输出的数据的DT1、 SEN1以及DEN1 的定时图。如图中看到的，时间方向是从左向右。这个时间方向与稍后讨论的其他定时图 相同。 如图7中所示，采样同步部件52相继输出D0、D1、D2、D3、D4等，作为对应于从A/ D变换部件51输入的DTO的DT1。数据D0、D1、D2、D3、D4等是从表示为图8的图表所示的 模拟数据中采样而来。 返回图7，当DT1处于符号点(即，D0、D2、D4等)时，标记SEN1变高，否则SEN1保持为低。所以，标记SEN1以符号周期的间隔变高。 当如图7中所示，DT1位于符号点或两个符号点之间的中间点(SP，D0、D1、D2、D3、 D4等)时，标记DENl变高；否则DENl保持为低。所以，标记DENl以半个符号周期的间隔 变高。在以半个符号周期的间隔变高时，当标记SEN1为高时，标记DENl总是为高。
另外，如图9中所示，接收信号DT可以被表示为多个信号的重叠，每个信号通过 利用nXT(n代表整数，T代表符号周期)取代单位脉冲来给出。也就是说，符号点是如图 9中的实心点指示的在t = nXT采样的点，并且中间点是如图9中的十字形所示的在t = nXT+T/2采样的点。 返回图6，波形均衡器53不仅被供应以来自采样同步部件52的DT1 、SEN1和DEN1 ， 而且被供应以来自经由12C总线44连接至12CIF55的主机CPU 43的SEL。基于这些数据， 波形均衡器53对DT1 (其是波形均衡之前的接收数据)执行波形均衡处理，以获取DT2 (其 是经历了波形均衡后的接收数据)。数据DT2然后被提供给误差校正部件54。
这里，SEL是促使波形均衡器53在符号率均衡器功能和分数间隔均衡器功能之间 进行选择的信号(定时信号)。所以，响应于来自主机CPU43的信号SEL，波形均衡器53操 作为符号率均衡器或分数间隔均衡器。在将作为结果的DT2提供给误差校正部件54之前， 波形均衡器53在用作符号率均衡器时在操作中被来自采样同步部52的SEN1定时，或者在 用作分数间隔均衡器时在操作中被DEN1定时。 可以被用作波形均衡器53的其他均衡器类型包括滤波器系数固定的均衡器(下
文中称为固定系数均衡器)或者在监视接收信号的同时使其自身的滤波器系数被自适应
地控制的均衡器(下文中称为自适应均衡器)。这些均衡器随后将详细讨论。 同时，用于在符号率均衡器和分数间隔均衡器之间进行选择的定时示例性地由以
下三种方法中的一种确定。 第一种方法涉及使用信道条件。更具体地，主机CPU 43可以估计信道错误率，并 且为了最小化所估计的信道错误率，确定将操作为符号率均衡器还是分数间隔均衡器。在 确定将操作为符号率均衡器时，主机CPU43向波形均衡器53输出高电平SEL信号。另一方 面，在确定将操作为分数间隔均衡器时，主机CPU 43向波形均衡器53输出低电平SEL信 号。 第二种方法涉及使用波形均衡器53的内部状态。更具体地，主机CPU 43可以检 测波形均衡器53内部的误差信号，并且为了最小化所检测的误差信号，确定将操作为符号 率均衡器还是分数间隔均衡器。基于确定结果，主机CPU 43向波形均衡器53输出高电平 或低电平信号。 另外，第三种方法涉及以特定的定时方式选择波形均衡器53充当符号率均衡器 或分数间隔均衡器的功能。更具体地，主机CPU 43可以首先向波形均衡器53输出低电平 信号，以使其操作为分数间隔均衡器。然后，在误差信号(例如，波形均衡器53内部的误差 信号)定下来之后，基于实际的滤波器系数的值，主机CPU 43确定是否操作波形均衡器53 作为符号率均衡器。在确定波形均衡器53将操作为符号率均衡器时，主机CPU 43向波形 均衡器53输出高电平信号。该信号促使波形均衡器53在功能上从分数间隔均衡器切换到 符号率均衡器。 上述三种方法仅是在符号率均衡器和分数间隔均衡器之间进行选择的示例。显然，考虑它们的优点和缺点，也可以以相反的定时方式在符号率均衡器和分数间隔均衡器 之间进行选择。 在这个实施例中，SEL信号被描述为由主机CPU 43设置，但是显然SEL也可以通 过其他方法设置。应该通过任何方法或装置向波形均衡器53给出在符号率均衡器和分数 间隔均衡器之间进行选择的指令。 误差校正部件54不仅被供应以来自波形均衡器53的DT2，而且被供应以作为指示 DT2在符号点的标记的SEN2。误差校正部件54没有被供应以作为指示DT2是位于符号点 还是位于符号点之间的中间点的标记DEN2的原因在于，在接下来的波形均衡处理中不需 要组成符号点之间的中间点的数据。所以，DEN2被撇开，仅有SEN2被输入到下游块。
基于来自波形均衡器53的DT2和SEN2，误差校正部件54执行信道误差去除处理 以获取TS，TS被输出到解调LSI 42外。 在解调LSI 42中，如上所述，波形均衡器53在来自采样同步部件52的SEN1的定 时的情况下操作为符号率均衡器，并且在同样来自采样同步部件52的DEN1的定时的情况 下操作为分数间隔均衡器。 同时，如上面所提到的，波形均衡器53还可被构造作为固定系数均衡器或自适应 均衡器。下面是被构造作为这些均衡器的波形均衡器53的描述。参考图10至12首先描 述波形均衡器53是如何操作为固定系数均衡器的。 图10是作为图6中的波形均衡器53的一个变形的固定系数均衡器71的详细结 构的示例性框图。图10中所示的固定系数均衡器71是滤波器系数固定的六抽头波形均衡 器。尽管六抽头固定系数均衡器71在本实施例中被描述为一般的固定系数均衡器，但是这 只是示例；也可以代替使用具有六个抽头以外的固定系数均衡器。 对应于图6中的波形均衡器53的图10中的固定系数均衡器71输入来自采样同 步部52的DT1、 SEN1和DEN1，以及来自主机CPU 43的SEL。固定系数均衡器71基于这些 信号执行波形均衡处理，并输出由该处理得出的DT2、 SEN2以及DEN2。
固定系数均衡器71被构造为包括选择器81、滤波器82、寄存器83、寄存器84以 及寄存器85。结合在六抽头波形均衡器中的滤波器82装配有在输出之前将DT1保存预定 时段的寄存器至915、将分别由寄存器至915延迟后的DT1分别与滤波器系数C2。至 C25相乘的乘法器92。至925、以及将乘法器92。至925的乘积加起来的加法器93工至935。
以上的元件在下文中进行阐述，而没有特定顺序。SEN1、 DEN1和SEL被输入到选 择器81。如果输入SEL代表1，则意味着均衡器操作为符号率均衡器。然后，选择器81选 择SEN1作为en，并向寄存器至915输出所选择的SEN1。 当en变高时，即在符号周期的间隔处，寄存器9h向寄存器9l2输出输入DTl。同 样，在每个符号周期，寄存器912至915中的每一个将来自在前寄存器的输出转发至直接的 在后寄存器。即，在每个符号周期，输入DT1被以从寄存器9"到寄存器912、到寄存器913、 到寄存器914、再到寄存器915的顺序移位。 另外，乘法器92。将DT1与滤波器系数C2。相乘，并将乘积输出到加法器93lt)加法 器93工将乘法器92。的输出和乘法器92工的输出(S卩，由寄存器9"延迟的DT1与滤波器系 数(:21相乘的乘积)加起来，并向加法器932输出总和。同样，加法器932至935中的每一个 继续将来自在前加法器的总和与从相应乘法器输入的乘积加起来，并将总和输出到直接的
10在后加法器。 如上所述，当图10的固定系数均衡器71由于输入SEL为1而操作作为符号率均 衡器时，以SEN1的定时(即，每个符号周期)对DTl、寄存器9h至9lJ勺输出、以及滤波器 系数C2。至C25的积-和运算生成了被输出的波形均衡后的输出信号DT2。
另一方面，如果输入SEL代表0，则均衡器操作为分数间隔均衡器。然后选择器81 选择DEN1作为en，并且向寄存器9"至915输出所选择的DEN1。 当en变高时，即在半个符号周期的间隔处，寄存器9"至915中的每一个将来自在
前寄存器的输出转发给直接的在后寄存器。也就是说，在每个半符号周期，输入DT1被以从
寄存器9"到寄存器912、到寄存器913、到寄存器914、再到寄存器915的顺序移位。 在以上的均衡器充当符号率均衡器的情况下，加法器93工至935中的每一个继续将
来自在前加法器的总和与从相应乘法器输入的乘积加起来，并向直接的在后加法器输出总和。 如上所述，当图10的固定系数均衡器71由于输入SEL为0而操作为分数间隔均 衡器时，以DEN1的定时(即，每个半符号周期)对DT1、来自寄存器化至915的输出、以及 滤波器系数C2。至C25执行的积-和运算生成了被输出的波形均衡后的输出信号DT2。
积_和运算的结果被从加法器935输入到寄存器83。以DEN1的定时(g卩，每个半 符号周期)，寄存器83输出保存在其中的积_和运算结果DT2。 寄存器84保存SEN1，并在输出其作为SEN2之前将其延迟一个时钟脉冲。寄存器
85保存DEN1，并在输出其作为DEN2之前将其延迟一个时钟脉冲。也就是说，固定系数均衡
器71在将其输出作为SEN2和DEN2之前将SEN1和DEN1分别延迟一个时钟脉冲。 固定系数均衡器71被响应于上述SEL信号而有选择地控制，以操作为符号率均衡
器或分数间隔均衡器。在随后的描述中，固定系数均衡器71操作为符号率均衡器的模式将
被称为符号率模式，并且固定系数均衡器操作为分数间隔均衡器的模式将被称为分数间隔模式。 下面参考图11的定时图描述操作为符号率模式的固定系数均衡器71。在图11中，以图表形式从上到下地示出了 SEN1、DEN1、DT1、SEL、R0、R1、SEN2、DEN2
以及DT2的定时。 由于在图11中仅需要知道在寄存器充当移位寄存器之前和之后的定时，所以图 11示出了指示图10中的寄存器9"至915中的每一个之前和之后的定时的寄存器R0和Rl 的定时图。所以寄存器R0和R1的定时图示例性地对应于图10中的寄存器9"和9l2的定 时图。 如以上结合图7所述的，SEN1的电平以DT1的符号周期的间隔变高，并且DEN1的 电平以DT1的半符号周期的间隔变高。 当使得固定系数均衡器71以符号率模式操作时，输入到选择器81的SEL的电平 变高。由于SEL的电平在符号率模式下保持为高，所以寄存器RO以SEN1的定时，即每个符 号周期对DT1进行移位和保存。同样，在每个符号周期，寄存器R1对DT1进行移位和保存。
更具体地，如果寄存器R0示例性地在给定时间t0保存D0，则寄存器Rl保存先于 DO —个符号周期的D-2。然后，在落后于时间T0 —个符号周期的时间t2，寄存器R0对保存 在其中的D0进行移位，以保存D2 ;寄存器Rl对保存在其中的D-2进行移位，以保存D0。
重复以上操作，以使当时间t0、t2、t4、t6等中的每一个接连到达时，寄存器R0接 连保存DO、 D2、 D4、 D6等。寄存器Rl接连保存分别先于寄存器Rl中保存的数据一个符号 周期的D-2、D0、D2、D4等。 也就是说，尽管没有示出，但是图11中的寄存器RO和寄存器Rl之间的关系被如
下应用于图10中的寄存器91i至91s :当时间t0、t2、t4、t6等中的每一个接连到达时，寄存
器接连保存DO、 D2、 D4、 D6等；寄存器912接连保存分别先于寄存器9"中保存的数据
一个符号周期的D-2、 DO、 D2、 D4等。同样，寄存器913保存D_4、 D_2、 DO、 D2等；寄存器914
保存D-6、 D-4、 D-2、 DO等；并且寄存器915接连保存D_8、 D_6、 D_4、 D-2等。 当寄存器9"至915如上所述地以SEN1的定时对他们的数据进行移位时，对每隔
一个的输入数据项和滤波器系数进行寄存器至915之后的积-和运算。 然后，积-和运算的结果被保存在寄存器83中，并且被以DEN1的定时作为DT2输
出。也就是说，如图11中所示，从对DTl、寄存器9h至91s的输出、以及滤波器系数C2。至
C25的积_和运算得出的结果ODO、 0D1、 0D2、 0D3等被以DEN1的定时输出。 另外，被输入的SEN1在被作为SEN2输出之前被寄存器84延迟一个时钟脉冲。同
样，被输入的DEN1在被作为DEN2输出之前被寄存器85延迟一个时钟脉冲。 以上述方式，固定系数均衡器71以符号率模式进行操作。 下面参考图12的定时图描述以分数间隔模式操作的固定系数均衡器71。 在图12中，与图11中一样，以图表的形式从上到下示出了 SEN1、DEN1、DT1、 SEL、
R0、 Rl、 SEN2、 DEN2以及DT2。 由于在图12中，仅需要知道寄存器充当移位寄存器之前和之后的定时，所以图12 示出了指示图10中的寄存器9h至91s中的每一个的之前和之后的定时的寄存器Rl和R2 的定时图。所以，寄存器Rl和R2的定时图示例性地对应于图10中的寄存器9"和912的 定时图。 另外，对应于图11中的定时图且重复的图12中的部分在适当情况下没有在下面 进一步讨论。 当使固定系数均衡器71以分数间隔模式进行操作时，输入到选择器81的SEL的 电平变低。由于SEL的电平在分数间隔模式下保持为低，所以寄存器R1以DEN1的定时，即 每半个符号周期对DT1进行移位和保存。同样，寄存器R2每半个符号周期对DT1进行移位 和保存。 也就是说，尽管当使固定系数均衡器71以符号率模式进行操作时DT1每符号周期 都被移位和保存，但是当使固定系数均衡器71以分数间隔模式进行操作时DT1每半个符号 周期被移位和保存。所以，当时间t0、tl、t2、t3、t4、t5、t6等中的每一个接连到达(即，以 半个符号周期的间隔)时，寄存器Rl接连保存D0、 Dl、 D2、 D3、 D4、 D5、 D6、 D7等；寄存器R2 接连保存D-l (未示出)、D0、 Dl、 D2、 D3、 D4、 D5、 D6等。 也就是说，尽管没有示出，但是图12中的寄存器R1和寄存器R2之间的关系可以 被如下应用于图10中的寄存器9h至915 :当时间t0、tl、t2、t3、t4、t5、t6等中的每一个 接连到达时(即，以半个符号周期的间隔)，寄存器9"接连保存D0、D1、D2、D3、D4、D5、D6、 D7等；寄存器912接连保存分别先于寄存器9"中保存的数据半个符号周期的D-1、D0、D1、 D2、D3、 D4、 D5、 D6等。同样，寄存器913保存D_2、 D-l、 D0、 Dl、D2、 D3、 D4、D5等；寄存器914保存D-3、 D-2、 D-l、 DO、 Dl、 D2、 D3、 D4等；并且寄存器915接连保存D_4、 D-3、 D-2、 D-1 、 DO、 D1、D2、D3等。 当寄存器9"至915如上所述地以DEN1的定时对他们的数据进行移位和保存时， 对连续输入的数据和滤波器系数执行寄存器至915之后的积_和运算。
然后，积-和运算的结果被保存在寄存器83中，并且被以DEN1的定时作为DT2输 出。也就是说，如图12中所示，从对DT1、寄存器9"至915的输出、以及滤波器系数C2。至 C25的积_和运算产生的0D0、 0D1、 0D2、 0D3、 0D4、 0D5、 0D6等被以DEN1的定时被输出。
以上述方式，固定系数均衡器71以分数间隔模式进行操作。 如上所述，固定系数均衡器71没有结合两个波形均衡器并在两个均衡器之间进 行选择。相反，固定系数均衡器71结合了被控制在符号率模式和分数间隔模式之间进行选 择的单个波形均衡器。这使得可以在不同操作模式之间切换波形均衡器，同时在所切换的 模式之间共享诸如寄存器和积_和运算电路之类的电路资源。 另外，根据将要均衡的信道，可以自由选择符号率模式或分数间隔模式，从而可以 使得接收特性比以前更高。 下面参考图13至16描述波形均衡器53操作为自适应均衡器的示例，但是在描述 均衡器的工作之前，将阐述自适应均衡的原理。 自适应均衡器被用于这样的信道，给定的波形均衡器针对该信道的滤波器系数不 能被预先确定。自适应均衡器在监控接收信号的同时控制其自身的滤波器系数。
另外，下面示出的表达式(1)是自适应均衡器的原理的表达式(滤波器系数更新 表达式)。表达式(1)给出了自适应均衡器的带符号LMS(最小均方)的原理。也就是说， LMS算法是自适应均衡算法的一个示例。 d-Grl + A
en '…(1) 在以上的表达式(1)中，当a > 0时[a] = 1，当a = 0时[a] = 0，当a < 0时 =_1。 在表达式(1)中，标号i代表抽头数目，n代表时间索引，A代表系数，并且X」代 表在时间n时抽头数目为i的情况下的值。另外，标号e。代表在时间n时存在的被称为误 差信号的信号并且代表均衡误差。自适应均衡器以在更新滤波器系数的同时最小化误差信 号en的方式进行控制。 误差信号en表示波形均衡器的输出信号和作为信号源的发送点之间的差，并且由
以下表达式给出 en = Zn-d,"(2) 在以上的表达式(2)中，Zn表示波形均衡器的输出(即，上述DT2)，dn表示发送符 号的估计值。 另外，Zn由以下表达式给出
Zn =E CnXX," (3) 存在大量用于估计作为波形均衡器的输出信号源的发送点《的方法。在这些方 法中，下面将描述两种作为示例。 第一种方法涉及发送固定序列以实现均衡目的。根据这种方法，发送方以传输帧
的间隔发送固定序列。当接收方确定传输帧和固定序列的位置时，接收方可以仅以那个固定序列间隔确定发送信号作为源。 第二种方法涉及假设最接近均衡后的信号点的信号点为发送点。根据这种方法， 示例性地在QPSK(正交相移键控)的情况下，图13中所示的四个点A、B、C和D之一组成了 发送点。如果IQ平面上的点X被假设为被接收(如图13中所示)，那么最接近点X的点A 被估计为已经被发送并且点X已经被接收。
这些方法被用于获取发送符号的估计值。 至于滤波器系数的更新，不论正在操作的是符号率均衡器还是分数间隔均衡器， 都仅对符号点的信号进行处理。 到目前为止已经阐述了自适应均衡的原理。然而，应该注意，在实际电路中安装均 衡器的尝试通常不能满足自适应均衡原理的表达式。这个麻烦的主要原因在于计算误差信 号非常耗时，从而沿长了反馈。 所以，在实际中下列表达式通常被用作滤波器系数更新表达式 C(i+产Cfl+;i卞"」en—N ■…(4) 在以上的表达式(4)中，N代表电路延迟。 也就是说，为了计算时间n+l时的系数，表达式(4)利用了时间n时的系数和时间 n-N时的误差信号。 另外，作为滤波器系数更新表达式的表达式(4)考虑到了误差计算中的N个时钟 脉冲的延迟。N时钟脉冲延迟同样被应用于将与en相乘的抽头Xn。这是因为误差信号en 和抽头Xn处的延迟需要被精确地相互对准，以实现误差均衡。 上面描述了自适应均衡的原理。下面描述利用可用于表达式(4)的电路实现滤波 器系数更新的自适应均衡器。在描述这个实施例时，假设在这些电路执行的计算中包括d-l 时钟脉冲延迟。 图14是作为图6中的波形均衡器53的变形的自适应均衡器101的详细结构的示 例性框图。图14中的自适应均衡器101是作为自适应地控制其自身的滤波器系数的波形 均衡器的示例的四抽头波形均衡器。尽管四抽头自适应均衡器101在下面被描述为用于本 实施例的一般自适应均衡器，但是显然也可以接受具有四个抽头以外的自适应均衡器。
由于图14中的自适应均衡器101对应于图6中的波形均衡器53，所以DT1、 SEN1 和DEN1被从采样同步部件52输入，并且SEL被从主机CPU 43输入。基于这些信号，自适 应均衡器101执行波形均衡处理，并输出通过该处理获取的DT2、 SEN2以及DEN2。
在自适应均衡器101中，选择器111、寄存器113、寄存器114以及寄存器115分别 对应于图10的固定系数均衡器71中的选择器81、寄存器83、寄存器84以及寄存器85。
尽管它们分别具有不同的抽头数，但是滤波器112和图10中的滤波器82具有基 本相同的结构寄存器13h至1313、乘法器132。至1323、以及加法器133i至1333分别对应 于图10中的寄存器91i至9l5、乘法器92。至925、以及加法器93i至93s。应该注意，图14的 自适应均衡器IOI自适应地更新其自身的滤波器系数。所以，尽管图10中的乘法器92。至 925在他们的乘法中使用了固定系数(:2。至(:25，但是图14中的乘法器132。至1323在他们的 乘法中使用自适应地更新的滤波器系数C3。至C33。 也就是说，尽管图14中的自适应均衡器101与图10中的固定系数均衡器71具有
14基本相同的结构，但是自适应均衡器101与其在图10中的对应部分71的不同在于其具有 另外一个用于根据接收信号自适应地控制滤波器系数(图14中的C3。、 C31、 C32、 C33)的下游 块。具体地，自适应均衡器101被构造为进一步包括算术单元116、延迟电路117i至1173、 寄存器118i至1183、乘法器11^至1194、乘法器12(^至1204、加法器12"至1214、寄存器 122工至1224、以及误差信号计算部件123。 所以，与图10中的固定系数均衡器71的部分相对应的图14中的自适应均衡器 101的部分是重复的，并且在适当情况下随后将不再讨论。下面的描述集中在用于自适应地 控制滤波器系数C3。至C33(乘法器132。至1323将对这些滤波器系数与DT1和寄存器13" 至1313的输出相乘)的方法。 下面将阐述这些元件(没有特定顺序)。DT1被输入到算术单元116。算术单元 116执行包括所谓的sgn函数的运算，并返回指示被指定为变数的数字的符号的整数(即， 返回值)。也就是说，算术单元116执行对应于上述表达式(4)中的[Xn—N"的运算。算术 单元116向延迟单元1172输出通过这些运算获取的值x。 符号SEN1被输入到延迟电路117"延迟电路117通过将SEN1延迟d个时钟脉冲 来获取sen_d，并将sen_d输出到寄存器122i至1224。 值x被从算术单元116输入到延迟电路1172。延迟电路1172通过将x延迟d个 时钟脉冲来获取xO，并且将x0输出到寄存器118工和乘法器1191Q 值en被从选择器111输入到延迟电路1173。延迟电路1173通过将en延迟d个 时钟脉冲来获取en_d，并将en_d输出到寄存器至1183。 来自延迟电路1172的值xO和来自延迟电路1173的en—d被输入到寄存器118^ 当en_d变高时，寄存器118工将其中保存的x0变为xl，并将xl输出到寄存器1182和乘法 器1192。 当en—d变高时，由寄存器1182延迟xl而获取的值x2同样被输出到寄存器1183
和乘法器1193 ;由寄存器1183延迟x2而获取的值x3同样被输出到乘法器1194。 积-和运算的结果被从加法器1333输入到误差信号计算部件123。误差信号计算
部件123使用积-和运算的结果计算误差信号，并且将计算结果输出到乘法器11^至1194。 来自延迟电路1172的值x0和来自误差信号计算部件123的err被输入到乘法器
119^乘法器11^将x0与err相乘，并将乘积输出到乘法器12(^。 来自乘法器11^的输出值(SP， x0和err的乘积)和系数A被输入到乘法器 1201Q乘法器12(^将输出值与系数A相乘，并输出乘积到加法器1211Q
来自乘法器120J勺输出值(xO、误差以及系数A的乘积)和来自下游寄存器122工 的滤波器系数C3。被输入到加法器121"加法器12h将来自乘法器12(^的输出值与来自寄 存器122工的滤波器系数(:3。相加，并输出总和到寄存器122" 来自加法器12"的输出值(滤波器系数C3。和xO、 err以及系数A的乘积的总 和)以及来自延迟电路117工的sen—d被输入到寄存器122^当Sen_d变高时，寄存器122工 将保留的来自加法器12^的输出值变为滤波器系数C3。，并将滤波器系数C3。输出到乘法器 132。和加法器121" 这里，寄存器122工中保存的值是通过利用上述表达式(4)、结合自适应均衡的原理 的计算获取的。
也就是说，乘法器119!计算[Xn—Xen—N，乘法器120!计算A X [Xn—力Xen—N，加法 器12"计算Cni+A X [Xn—N" Xen—w，从而执行对应于表达式(4)的计算。寄存器122工将通过 对应于表达式(4)的计算获取的Cn+/输出到乘法器132。和加法器1211Q然后，乘法器132。 将与DTI相乘，并且加法器12"使用计算Cn+2i。 乘法器11^到寄存器122p乘法器1192到寄存器1222、乘法器1193到寄存器1223、 以及乘法器1194到寄存器1224执行对应于表达式(4)的计算。通过这些计算获取的滤波 器系数Q至(:33被分别输出到乘法器132i至1323，并且分别与寄存器13"至1313的输出 相乘。 如上所述，自适应地获取的滤波器系数C3。至C33被输入到乘法器132。至1323。乘 法器132。至1323执行将这些滤波器系数与DT1、以及来自寄存器13"至1313的输出相乘 的计算。 换言之，在图14的自适应均衡器101中，误差信号计算部件123基于来自加法器 1333的积-和运算的结果生成误差信号。如此生成的作为误差信号的分别被延迟相同量的 值x0、 xl、 x2和x3被用来执行表达式(4)的滤波器系数更新计算，从而滤波器系数C31至 C^被更新。 与图10的固定系数均衡器71 —样，当被如上所述地构造的图14的自适应均衡器 101由于输入到选择器111的SEL为1而操作为符号率均衡器时，波形均衡后的输出信号 DT2被以SEN1的定时(g卩，每个符号周期)输出，作为利用自适应控制的滤波器系数(:3。至 C33的积_和运算的结果的代表。 另外，当图14的自适应均衡器101由于输入到选择器111的SEL为0而操作为分
数间隔均衡器时，波形均衡后的输出信号DT2被以DEN1的定时(g卩，每个半符号周期)输
出，作为利用自适应地控制的滤波器系数C3。至C33的积-和运算的结果的代表。 当根据SEL而有选择的控制时，自适应均衡器101操作为符号率均衡器或分数间
隔均衡器。 下面参考图15的定时图描述以符号率模式进行操作的自适应均衡器101。
在图15中，以图表的形式从上到下示出了 SENl、DENl、DTl、SEL、en、Rl、R2、SEN2、 DEN2、 DT2、 err、 x0、 sen_d、 en_d、 xl、 x2、 C0、以及CI的定时。 由于在图15中仅需要知道在充当移位寄存器的寄存器之前和之后的定时，所以 图15示出了对应于图14中的寄存器13h至13l3的寄存器Rl和R2的定时图。x0的定时 图对应于图14中的延迟电路1172的输出；xl和x2的定时图对应于图14中的寄存器118i 至1183的输出；C0和Cl的定时图对应于图14中的滤波器系数C3。至C33。这些关系也被保 存在随后将讨论的图16的定时图中。 如上所述，SEN1的电平以DT1的符号周期的间隔变高；DEN1的电平以DT1的半符 号周期的间隔变高。 当使得自适应均衡器101以符号率模式操作时，输入到选择器111的SEL的电平 变高。在每个符号周期，en的电平随着SENl而变高。 由于在符号率模式中SEL的电平保持为高，所以Rl和R2根据SEN1的定时(即， 每个符号周期)而被移位。 这样，寄存器13"至1313以SEN1的定时对它们的数据进行移位和保存。所以，对每隔一个的输入数据项和滤波器系数执行寄存器13^至1313之后的积_和运算。
积-和运算的结果被保存在寄存器113中，并且被以DEN1的定时作为DT2输出。 也就是说，通过对DT1、寄存器13"至1313的输出、以及滤波器系数C3。至C33的积-和运算 产生的Z0、 Z2、 Z4、 Z6、 Z8等被以DEN1的定时输出。 另外，图14中的自适应均衡器101被假设为具有d-1个时钟脉冲的延迟，如上所 述。所以，如图15中所示，使用从对DT2的积-和运算产生的Z0，误差信号计算部件123示 例性地计算相对于ZO延迟d-1个时钟脉冲的EO作为err。延迟电路1172将DO延迟d个 时钟脉冲，以实现与EO同步。 同样，延迟电路117i将SENl延迟d个时钟脉冲，并且延迟电路1173将en延迟d 个时钟脉冲。也就是说，已经被延迟的sen_d和en_d的电平在SEN1和en分别被延迟d个 时钟脉冲时变高。 寄存器118工至1183以en_d的定时对他们的数据进行移位和保存。从而，对诸如
D0、 D2、 D4、 D6、 D8等的每隔一个的输入数据项执行寄存器118工至1183之后的运算。 另外，寄存器122工至1224以Sen_d的定时对它们保持的数据进行移位。这使得滤
波器系数CO将被以sen_d的定时输出，诸如C0_0、 C0_2、 C0_4、 C0_6、 C0_8等。同样，滤波
器系数CI被以sen_d的定时输出，诸如C1_0、 Cl_2、 Cl_4、 Cl_6、 Cl—8等。 以上述方式，自适应均衡器101以符号率模式进行操作。 下面参考图16的定时图描述以分数间隔模式操作的自适应均衡器101。在图16中，与图15中一样，以图表的形式从上到下示出了 SEN1、DEN1、DT1、 SEL、
en、 Rl、 R2、 SEN2、 DEN2、 DT2、 err、 x0、 sen_d、 en_d、 xl、 x2、 CO禾P Cl。 另外，与图15的定时图相对应的图16中的部分是重复的，所以下面在适当的情况 下不再进一步讨论。 当使得自适应均衡器101以分数间隔模式进行操作时，输入到选择器111的SEL 的电平变低。En的电平以半符号周期的间隔随着DEN1变高。 由于在分数间隔模式下SEL的电平保持为低，所以Rl和R2被以DEN1的定时移位， 即每半符号周期被移位。 这样，寄存器13"至1313以DEN1的定时对它们的数据进行移位并保存。所以，对
连续的输入数据和滤波器系数执行寄存器13^至1313之后的积_和运算。 然后，积-和运算的结果被保存在寄存器113中，并且被以DEN1的定时作为DT2
输出。也就是说，通过对DT1、寄存器13"至1313的输出、以及滤波器系数C3。至C33执行的
积_和运算产生的ZO、 Zl、 Z2、 Z3、 Z4、 Z5、 Z6、 Z7、 Z8、 Z9等被以DEN1的定时输出。 另外，图14中的自适应均衡器101被假定为具有d-1个时钟脉冲的延迟，如上所
述。所以，如图16中所示，误差信号计算部件123示例性地计算相对于ZO延迟d-1个时钟
脉冲的EO作为err。延迟电路1172将DO延迟d个时钟脉冲，以实现与EO的同步。 寄存器118工至1183以en_d的定时对它们的数据进行移位和保存。所以，对诸如
D0、D1、D2、D3、D4、D5、D6、D7、D8、D9等的连续输入数据执行寄存器118!至1183之后的操作。 另外，寄存器122工至1224以Sen_d的定时对它们保持的数据进行移位。这使得滤 波器系数CO将以sen_d的定时被输出，诸如C0_0、 C0_2、 C0_4、 C0_6、 C0_8等。同样，滤波
17器系数C1被以sen_d的定时输出，诸如ClJ)、Cl—2、Cl—4、Cl—6、Cl—8等。 以如上所述的方式，自适应均衡器101以分数间隔模式进行操作。 如上所述，自适应均衡器101没有结合两个波形均衡器并在这两个均衡器之间进
行选择。相反，固定系数均衡器101结合了被控制在符号率模式和分数间隔模式之间进行
选择的单个波形均衡器。这使得可以在不同操作模式之间切换波形均衡器，同时在切换模
式之间共享诸如寄存器和积_和运算电路之类的电路资源。 这样，可以建立与一个波形均衡器基本相同的电路范围，但仍可以在符号率均衡 器和分数间隔均衡器之间切换。 另外，根据将要均衡的信道，符号率模式或分数间隔模式可以被自由选择，从而可 以获得比以前更高的接收特性。 上述一系列处理可以由硬件或软件执行。在这些处理将由软件执行的情况下，组 成软件的程序可以被预先结合在将要使用的计算机的专用硬件中，也可以从适当的程序记 录介质安装到能够执行各种功能的通用个人计算机等设备中。 图17是示出用于使用程序执行上述一系列处理的个人计算机的一般结构的框 图。CPU(中央处理单元)211根据记录在R0M(只读存储器)212或记录部件218中的程序 执行各种处理。RAM(随机存取存储器)213可以存储将由CPU 211执行并操作的必要程序 和数据。CPU 211、 ROM 212以及RAM 213通过总线214结合。 输入/输出接口 215也经由总线214连接至CPU 211。输入/输出接口215与一 般由麦克风组成的输入部件216以及一般由显示器和扬声器组成的输出部件217连接。CPU 211响应于从输入部件216输入的命令执行各种处理。CPU 211向输出部件217输出处理结果。 连接至输入/输出接口 215的记录部件218示例性地由硬盘组成，并且记录将由 CPU 211执行和操作的程序和各种数据。通信部件219经由诸如互联网和局域网之类的网 络与外部设备通信。 另外，程序可以通过通信部件219获取并可以被记录到记录部件218。 当诸如磁盘、光盘、磁-光盘或半导体存储器之类的可移除介质221被附接至连接
到输入/输出接口 215的驱动器220时，驱动器220驱动所附接的介质以从其获取程序和
数据。如此获取的程序和数据在需要时被传输至记录部件218以存储在其中。 如图17中所示，用于容纳计算机可安装且可执行的程序的程序记录介质可以由
诸如磁盘(包括柔性盘)、光盘(包括CD-ROM(压縮盘只读存储器)和DVD(数字通用盘))、
磁_光盘或半导体存储器之类的被设置为封装介质的可移除介质221组成、或由组成使程
序暂时或永久存储于其上的记录部件218的硬盘驱动器和R0M 212组成。程序可以经由诸
如与包括局域网、因特网以及数字卫星广播的有线或无线通信介质相接口的调制解调器或
路由器之类的通信部件219被记录到程序记录介质。 另外，在本说明书中，描述存储在存储介质上的程序的步骤不仅表示将按所描绘 的序列(即，以时间顺序)执行的处理，而且表示可以并行或分别执行而不按照时序执行的 处理。 另外在本说明书中，术语"系统"指由多个部件设备组成的整个配置。 另外，应该理解，本发明在被实现时不限于上述实施例，并且只要在权利要求及其等同物的范围内，可以对本发明作出各种修改、变形和替代c
权利要求
一种用于执行输入信号的波形均衡的波形均衡器，所述波形均衡器包括滤波器，所述滤波器至少包括串行连接以相继延迟所述输入信号的一组延迟器件、用于将所述延迟器件中的每一个延迟器件的输出与滤波器系数相乘的一组乘法器、以及用于将所述乘法器的输出加起来以获取波形均衡后的输出信号的一组加法器；以及定时信号选择装置，用于选择第一或第二定时信号来驱动所述滤波器，所述第一定时信号以所述输入信号的符号频率的周期的间隔来驱动所述滤波器，所述第二定时信号以短于所述符号频率的周期的周期的间隔来驱动所述滤波器；其中所述滤波器根据所选择的所述第一定时信号被驱动作为符号率均衡器，或者根据所选择的所述第二定时信号被驱动作为分数间隔均衡器。
2. 根据权利要求1所述的波形均衡器，其中所述定时信号选择装置首先选择所述第二 定时信号来驱动所述滤波器作为所述分数间隔均衡器，然后根据在误差信号定下来之后的 所述滤波器系数的值从所述第二定时信号切换到所述第一定时信号，然后使用所述第一定 时信号驱动所述滤波器作为所述符号率均衡器。
3. 根据权利要求1所述的波形均衡器，其中所述定时信号选择装置以最小化信道错误 率的方式来选择所述第一定时信号或所述第二定时信号。
4. 根据权利要求1所述的波形均衡器，其中所述定时信号选择装置以最小化所述波形 均衡器内部的误差信号的方式来选择所述第一定时信号或所述第二定时信号。
5. 根据权利要求1所述的波形均衡器，其中所述滤波器系数是预定的固定值，并且所 述滤波器被基于所述滤波器系数而驱动作为固定系数均衡器。
6. 根据权利要求1所述的波形均衡器，其中所述滤波器系数是基于自适应均衡算法自 适应地确定的值，并且所述滤波器被基于所述滤波器系数而驱动作为自适应均衡器。
7. 根据权利要求1所述的波形均衡器，其中短于所述符号频率的周期的周期具有整数 倍于所述符号频率的频率。
8. —种用于控制执行输入信号的波形均衡的波形均衡器的方法，所述波形均衡器具有滤波器，所述滤波器至少包括串行连接以相继延迟所述输入信号的一组延迟器件、用 于将所述延迟器件中的每一个延迟器件的输出与滤波器系数相乘的一组乘法器、以及用于 将所述乘法器的输出加起来以获取波形均衡后的输出信号的一组加法器，所述方法包括选择第一或第二定时信号来驱动所述滤波器，所述第一定时信号以所述输入信号的符 号频率的周期的间隔驱动所述滤波器，所述第二定时信号以短于所述符号频率的周期的周 期的间隔驱动所述滤波器。
9. 一种用于接收从载波的数字调制得出的调制后的信号的接收设备，所述接收设备包括波形均衡器，所述波形均衡器包括滤波器，所述滤波器至少包括串行连接以相继延迟与所述调制后的信号对应的输入信 号的一组延迟器件、用于将所述延迟器件中的每一个延迟器件的输出与滤波器系数相乘的 一组乘法器、以及用于将所述乘法器的输出加起来以获取波形均衡后的输出信号的一组加 法器；定时信号选择装置，用于选择第一或第二定时信号来驱动所述滤波器，所述第一定时信号以所述输入信号的符号频率的周期的间隔驱动所述滤波器，所述第二定时信号以短于 所述符号频率的周期的周期的间隔驱动所述滤波器；其中，所述滤波器根据所选择的所述第一定时信号被驱动作为符号率均衡器，或者根 据所选择的所述第二定时信号被驱动作为分数间隔均衡器。
10. —种用于控制接收从载波的数字调制得出的调制后的信号的接收设备的方法，所 述接收设备具有波形均衡器，所述波形均衡器包括滤波器，所述滤波器至少包括串行连接以相继延迟与所述调制后的信号对应的输入信 号的一组延迟器件、用于将所述延迟器件中的每一个延迟器件的输出与滤波器系数相乘的 一组乘法器、以及用于将所述乘法器的输出加起来以获取波形均衡后的输出信号的一组加 法器；以及定时信号选择装置，用于选择第一或第二定时信号来驱动所述滤波器，所述第一定时 信号以所述输入信号的符号频率的周期的间隔驱动所述滤波器，所述第二定时信号以短于 所述符号频率的周期的周期的间隔驱动所述滤波器，所述方法包括选择第一或第二定时信号来驱动所述滤波器，所述第一定时信号以所述输入信号的符 号频率的周期的间隔驱动所述滤波器，所述第二定时信号以短于所述符号频率的周期的周 期的间隔驱动所述滤波器。
全文摘要
本发明公开了波形均衡器和其控制方法以及接收设备和其控制方法。在滤波器82中，寄存器911至915延迟输入DT1；乘法器920至925将寄存器的输出分别与滤波器系数C20至C25相乘；加法器931至935将乘法器的输出加起来以获取DT2。选择器81以DT1的符号周期的间隔输出定时信号，以驱动滤波器82作为符号率均衡器，或者以半个符号周期的间隔输出定时信号，以驱动滤波器82作为分数间隔均衡器。本发明可以被应用于执行输入信号的波形均衡的波形均衡器。
文档编号H04B7/005GK101772903SQ20088010110
公开日2010年7月7日 申请日期2008年8月6日 优先权日2007年8月6日
发明者舟本一久, 董堂天, 难波田康治 申请人:索尼公司