专利名称：：网络性能测试仪时延校准装置及其方法
技术领域：
：本发明涉及一种网络性能测试仪时延校准装置及其方法，尤其涉及一种通过FPGA控制有关的存储器来实现时延加入的网络性能测试仪时延校准装置以及该时延校准装置实现时延参数校准的方法，属于通信计量
技术领域：
。
背景技术：
：目前，我国的数据通信网络得到了大力发展，已经形成了全国性的网络体系。数据业务在整个通信业务中所占的比重大幅度上升。特别是随着下一代网络技术的发展，通信业正在向完全以数据通信网络为基础的方向转型。因此，数据通信网络作为整个通信网络的基础，将发挥越来越重要的作用。在数据通信网络中，网络性能测试系统用于检测被测网络或网络设备的具体性能指标，如吞吐量、延迟、丢包率等，是准确地评价在不同网络负载下被测网络或网络设备的性能的一种重要手段。完整的网络性能测试系统由网络测试设备和控制台两部分组成。其中，网络测试设备用于实现测试端口，完成测试的基本功能，包括测试流量的产生和接收、测试统计量的测量、路由报文的产生和报文截取等，在整个测试过程中发挥着不可或缺的重要作用。控制台一般由PC机实现，用于提供用户交互界面，包括测试参数的设定、测试结果的分析和显示等。网络测试设备按照功能进行划分，可以分成两大类。第一类是协议分析仪，用于实现对TCP/IP协议、IP路由协议、ATM协议的编码和解码、流量统计和承载内容的分析。部分的协议分析仪还具备仿真TCP/IP协议、IP路由协议和ATM协议的功能。第二类是网络性能测试仪，用于实现对数据网络转发性能的测试。主要的测试项目为网络性能的四个参数，即数据网络的吞吐量(Throughput)、时延(Latency)、帧丢失率(FrameLossRate)和背对背性能(BacktoBack)。在上述网络性能的四个参数中，时延包括数据包排队时延、传输时延、转发时延，是影响用户感知的重要指标。因此，时延参数是一个需要进行定量计量、校准的重要参数。但是，目前针对时延参数测量的准确度缺乏统一的标准。从各个网络性能测试仪厂家提供的性能指标来看，各种网络性能测试仪对于时延参数的测量准确度相差比较大。有的网络性能测试仪的分辨率可以达到微秒级，而有的网络性能测试仪只能达到毫秒级。有的网络性能测试仪在线路上速率较低时对时延测量的准确度较高，但在线路速率较高的情况下对时延参数的测量就不是很准确。这就为客观、准确地评价有关电信业务运营商的服务质量制造了障碍。
发明内容针对现有技术所存在的不足，本发明的首要目的是提供一种网络性能测试仪时延校准装置(简称时延校准装置)。该时延校准装置能够在不同速率、不同测试帧长的情况下校准网络性能测试仪测量时延参数的准确度。本发明的另外一个目的是提供利用上述网络性能测试仪时延校准装置校准时延参数的具体方法。为实现上述的发明目的，本发明采用下述的技术方案一种网络性能测试仪时延校准装置，用于校准网络性能测试仪的时延参数，其特征在于所述网络性能测试仪时延校准装置由串口电路、控制单元、时延控制单元、存储器和以太网接口电路组成；所述时延控制单元分别连接所述控制单元、存储器和以太网接口电路，所述控制单元连接所述串口电路；所述串口电路用于连接控制台，所述以太网接口电路用于连接所述网络性能测试仪。其中，所述时延控制单元由缓存模块、时延控制模块、数据包转发模块和速率调整模块组成，所述时延控制模块连接在所述以太网接口电路与所述缓存模块之间，用于将所述以太网接口电路处接收到的数据写入所述缓存模块。所述时延控制模块、数据包转发模块和速率调整模块通过在现场可编程门阵列芯片上编写程序实现。所述控制单元为CPU、单片机或数字信号处理器中的任意一种。所述存储器为SDRAM或FLASH中的任意一种。在工作在10/100Base-T以太网的情况下，分别对应于上行方向和下行方向的两个时延控制单元共用同一个存储器。在工作在1000Base-T/1000Base-LX/1000Base-SX千兆以太网的情况下，分别对应于上行方向和下行方向的两个时延控制单元分别使用单独的存储器。在需要加入时延时，首先设置需要加入时延的链路方向、接口类型以及每个方向的时延设置值，然后由控制单元将收到的时延设置值转换为定时器的计数脉冲；时延控制单元中的时延控制模块将从以太网接口电路处收到的数据帧数据写入缓存模块，并启动时延定时器；在时延定时器的定时时间到了之后，时延控制模块从缓存模块中读取相应数据帧数据，并发送到以太网接口电路处。在需要调整接口速率时，以太网接口电路同步于接收以太网数据帧的时钟，并将接收到的以太网数据帧发送到时延控制模块中，时延控制模块再将数据写入到缓存模块中；定时器到时之后，时延控制模块用本地时钟频率读取缓存模块中的数据，并判定缓存模块的存储情况；速率调整模块通过减小或加大与下一个帧的间隔适配输入接口和输出接口之间的速率差。与现有技术相比较，本发明所提供的时延校准装置采用硬件方式加入时延，即通过FPGA控制相应的存储器来实现时延的加入。这种方式具有如下的优点1.时延加入的准确度与线路速率无关，即无论进入时延校准装置的数据是很低的速率还是线速率(理论上能达到的最大速率)都能准确实现对进入的数据帧加入稳定的设定时延；2.时延加入的准确度非常高。有关测试证明，使用本时延校准装置加入时延的扩展不确定度为(0.2+时延设置值X10—6)微秒，扩展因子k=2，因此能够满足目前最精确的网络性能测试仪的时延参数计量校准要求。下面将结合附图对本发明作进一步详述图1为本发明所提供的网络性能测试仪时延校准装置的工作状态示意图2是图l所示的时延校准装置的整体结构方框图3是适用于10/100Base-T以太网的时延校准装置的实施例示意图4是适用于1000Base-T/1000Base-LX/1000Base-SX千兆以太网的时延校准装置的实施例示意图5是本时延校准装置实现时延加入的流程示意图6是本时延校准装置实现接口速率调整的流程示意图。具体实施例方式参见图l所示，本发明所提供的时延校准装置在进行时延校准操作时，分别与网络性能测试仪和控制台相连接。网络性能测试仪将测试用的以太网数据帧(包括但不限于EthernetII、IEEE802.3格式的数据帧)从一个端口发送给时延校准装置，时延校准装置将收到的测试用以太网数据帧进行时延处理之后通过另外一个端口回送给网络性能测试仪。然后比较时延校准装置加入的时延和网络性能测试仪测量得到的时延。利用时延校准装置的值校准网络性能测试仪测量得到的结果。控制台由PC机实现。该控制台分别与网络性能测试仪和时延校准装置相连接，通过控制链路向它们发送各种控制信令。关于时延校准操作的具体实施步骤，下文中还有详细的说明。本时延校准装置的具体组成结构如图2所示。该装置由串口电路、控制单元、时延控制单元、存储器和以太网接口电路组成。其中，时延控制单元分别连接控制单元、存储器和以太网接口电路，控制单元连接串口电路。在本时延校准装置中，串口电路作为与控制台的接口，用于接收安装在控制台中的用户控制软件所发出的指令；以太网接口电路作为与网络性能测试仪的接口，用于接收网络性能测试仪所发出的数据帧。另外，用户控制软件发出的控制信令也经过串口电路和控制单元到达以太网接口电路，以便控制以太网接口电路对数据帧的处理过程。时延控制单元是本时延校准装置的核心部件之一。该时延控制单元由缓存模块、时延控制模块、数据包转发模块和速率调整模块组成。其中时延控制模块连接在以太网接口电路与缓存模块之间，用于将从以太网接口电路处接收到的数据帧数据写入缓存模块，并启动时延定时器。数据包转发模块用于实现有关数据帧的转发操作，速率调整模块通过减小或加大与下一个帧的间隔适配输入端和输出端之间的速率差。上述的时延控制模块、数据包转发模块和速率调整模块可以采用现有的专用集成电路实现，也可以通过在FPGA(现场可编程门阵列)芯片上编写程序来实现(具体实现方式可以参考中国发明专利ZL200510011710.5和ZL200510011711.X中介绍的内容)。从成本和升级便利性等方面来考虑，利用FPGA芯片来实现上述的各功能模块是比较理想的选择。控制单元也是本时延校准装置的核心部件之一。该控制单元可以采用通用CPU实现，也可以采用单片机或DSP(数字信号处理器)实现。串口电路可以采用基于RS485串行总线标准的接口介质和接口适配器件实现。以太网接口电路支持MDI、MDI-X自动协商，可以利用RTL8029C、DM9000AE等多种现有的以太网接口芯片实现。存储器可以采用SDRAM或者FLASH实现。这些都是本领域一般技术人员都很熟悉的常规技术，在此就不详细说明了。现有技术中，通常采用软件实现的时延只能达到毫秒级的准确度，在高速率的条件下时延加入的稳定性也比较差。针对这些技术缺陷，本时延校准装置专门采用了硬件方式来加入时延，即通过FPGA控制相应的存储器来实现时延的准确加入。下面，通过图3和图4所示的两个具体实施例来详细说明该时延校准装置的工作原理。图3所示的实施例是一种适用于10/100Base-T以太网的时延校准装置。如图3所示，该时延校准装置中的控制单元采用SST公司的通用CPU实现。以太网接口电路有两组，分别对应上行、下行方向。相应的时延控制单元也有两个。这两个时延控制单元通过FPGA芯片实现，它们分别连接两组以太网接口电路。两个时延控制单元通过地址总线和数据总线连接同一个存储器。此处的缓存模块和存储器合而为一。CPU通过控制总线与FPGA芯片和以太网接口电路相连接，以便完成对FPGA芯片、以太网接口电路的控制。在图3所示的实施例中，FPGA芯片采用ALTRA公司的产品。该FPGA芯片通过32位数据总线和12位地址总线与作为存储器的SDRAM相连接。另外，该FPGA芯片也通过8位数据总线与以太网接口电路相连接，其中4位为以太网数据接收数据总线，另外4位为以太网数据发送总线。图4所示的实施例为一种适用于1000Base-T/1000Base_LX/lOOOBase-SX千兆以太网的时延校准装置。该时延校准装置中的控制单元也采用SST公司的通用CPU实现。时延控制单元通过FPGA芯片实现，它们分别连接两组以太网接口电路。这两组以太网接口电路分别对应上行、下行方向。CPU通过控制总线与FPGA芯片和以太网接口电路相连接，以便完成对FPGA芯片、以太网接口电路的控制。FPGA采用ALTRA公司的产品。该FPGA芯片通过30位数据总线和21位地址总线与作为存储器的SDRAM相连接。时延控制单元中的缓存模块和存储器合而为一。另外，该FPGA芯片通过20位数据总线与以太网接口电路相连接，其中10位为以太网数据接收数据总线，另外IO位为以太网数据发送总线。在图4所示的实施例中，考虑到千兆以太网中相关电路的工作速率非常高。为了确保处理的速度，在设计时每个方向均采用单独的FPGA和存储器。这是与上述适用于10/lOOBase-T以太网的时延校准装置在设计上的最大区别。本发明所提供的时延校准装置通过在两个网络接口之间加入一个稳定的时延来实现对网络性能测试仪时延参数的计量和校准工作。下面结合图5和图6对本时延校准装置的工作原理进行详细的说明。图5显示了时延校准装置实现时延加入的基本流程。首先，本时延校准装置在加电后，控制单元自动执行初始化程序，设置相关的寄存器。并准备好与用户控制软件的交互控制。在用户控制软件中设置需要加入时延的链路方向(上行、下行或双向)、接口类型(10/100Base-T、1000Base-T或1000Base-SX/LX)以及每个方向的时延设置值。控制单元将收到的时延设置值转换为相应定时器的计数脉冲。时延控制单元中的时延控制模块将从以太网接口电路处收到的数据帧数据写入缓存模块，并启动时延定时器。在时延定时器的定时时间到了之后，时延控制模块从缓存模块中读取相应数据帧数据，并发送到以太网接口电路处。利用图5所示的时延加入流程，可以在链路的两个方向分别独立地设置不同的时延设置值。在收到或发出数据帧时，输出相应的触发脉冲，可用于对数据包进行计数和时间间隔测试。对于实际的数据帧数据，根据相关技术标准的要求，其时钟频率变化的范围为100X10—6。为了适应时钟频率的变化范围，有必要对接口的速率进行适配。参见表1所示，进行接口速率适配的具体方法主要有以下三种<table>tableseeoriginaldocumentpage10</column></row><table>表1经过研究，本发明使用上述的方法3来保证加入时延的准确度。基于该方法，本时延校准装置采用了如图6所示的接口速率调整流程。该接口速率调整流程由时延控制单元中的速率调整模块完成，用于适配以太网接口电路中输入端和输出端之间的速率。图6所示的接口速率调整流程的详细说明如下首先，以太网接口电路同步于接收以太网数据帧的时钟，并将接收到的以太网数据帧发送到时延控制模块中，时延控制模块再将数据写入到缓存模块中；时延定时器到时之后，时延控制模块用本地时钟频率读取缓存模块中的数据，并判定缓存模块的存储情况；速率调整模块通过减小或加大与下一个帧的间隔适配输入接口和输出接口之间的速率差。基于上述的时延加入流程和接口速率调整流程，就可以对网络性能测试仪进行时延参数的计量校准。下面介绍该时延校准操作的具体实施步骤(1)将本时延校准装置、被校准的网络性能测试仪按图l所示的方式建立连接。其中，根据被校准的网络性能测试仪的接口类型及配置的不同，可以采用不同的以太网接口电路连接到时延校准装置，使被校准的网络性能测试仪各端口之间建立一对一的收发关系；(2)设置被校准的网络性能测试仪的以太网接口电路速率(如10/100/1000Mbps)和工作模式(如全双工/半双工)。时延校准装置采用同样配置的接口，以保证二者之间正常通信。启动被校准的网络性能测试仪的时延测试功能；(3)设置时延校准装置的时延设置值；(4)配置被校准的网络性能测试仪的时延测试项参数，测试以太网数据的帧长分别设为64、128、256、512、1024、1280、1518字节；(5)设置被校准的网络性能测试仪的测试速率；(6)启动时延参数测试，测试两个接口之间的转发时延。(7)将网络性能测试仪测试得到的时延值与时延校准装置设置的时延设置值进行比较，即可看到网络性能测试仪测试得到的时延值的准确度，实现对网络性能测试仪时延参数测量值的校准。上面对本发明所述的网络性能测试仪时延校准装置进行了详细的说明，但显然本发明的具体实现形式并不局限于此。对于本
技术领域：
的一般技术人员来说，在不背离本发明的权利要求范围的情况下对它进行的各种显而易见的改变都在本发明的保护范围之内。权利要求1.一种网络性能测试仪时延校准装置，用于校准网络性能测试仪的时延参数，其特征在于所述网络性能测试仪时延校准装置由串口电路、控制单元、时延控制单元、存储器和以太网接口电路组成；所述时延控制单元分别连接所述控制单元、存储器和以太网接口电路，所述控制单元连接所述串口电路；所述串口电路用于连接控制台，所述以太网接口电路用于连接所述网络性能测试仪。2.如权利要求1所述的网络性能测试仪时延校准装置，其特征在于所述时延控制单元由缓存模块、时延控制模块、数据包转发模块和速率调整模块组成，所述时延控制模块连接在所述以太网接口电路与所述缓存模块之间，用于将所述以太网接口电路处接收到的数据写入所述缓存模块。3.如权利要求l所述的网络性能测试仪时延校准装置，其特征在于所述时延控制模块、数据包转发模块和速率调整模块通过在现场可编程门阵列芯片上编写程序实现。4.如权利要求l所述的网络性能测试仪时延校准装置，其特征在于所述控制单元为CPU、单片机或数字信号处理器中的任意一种。5.如权利要求l所述的网络性能测试仪时延校准装置，其特征在于所述存储器为SDRAM或FLASH中的任意一种。6.如权利要求l所述的网络性能测试仪时延校准装置，其特征在于在工作在10/lOOBase-T以太网的情况下，分别对应于上行方向和下行方向的两个时延控制单元共用同一个存储器。7.如权利要求l所述的网络性能测试仪时延校准装置，其特征在于在工作在1000Base-T/1000Base-LX/1000Base-SX千兆以太网的情况下，分别对应于上行方向和下行方向的两个时延控制单元分别使用单独的存储器。8.—种实现时延加入的方法，基于如权利要求1所述的网络性能测试仪时延校准装置实现，其特征在于(1)设置需要加入时延的链路方向、接口类型以及每个方向的时延设置值，然后由控制单元将收到的时延设置值转换为定时器的计数脉冲；(2)时延控制单元中的时延控制模块将从以太网接口电路处收到的数据帧数据写入缓存模块，并启动时延定时器；(3)在时延定时器的定时时间到了之后，时延控制模块从缓存模块中读取相应数据帧数据，并发送到以太网接口电路处。9.一种调整接口速率的方法，基于如权利要求1所述的网络性能测试仪时延校准装置实现，其特征在于(1)以太网接口电路同步于接收以太网数据帧的时钟，并将接收到的以太网数据帧发送到时延控制模块中，时延控制模块再将数据写入到缓存模块中；(2)定时器到时之后，时延控制模块用本地时钟频率读取缓存模块中的数据，并判定缓存模块的存储情况；(3)速率调整模块通过减小或加大与下一个帧的间隔适配输入接口和输出接口之间的速率差。全文摘要本发明公开了一种网络性能测试仪时延校准装置，也公开了该时延校准装置实现时延参数校准的方法。该时延校准装置由串口电路、控制单元、时延控制单元、存储器和以太网接口电路组成；时延控制单元分别连接控制单元、存储器和以太网接口电路，控制单元连接串口电路；串口电路用于连接控制台，以太网接口电路用于连接网络性能测试仪。本发明通过FPGA控制相应的存储器来实现时延的加入，时延加入的准确度与线路速率无关。而且时延加入的准确度非常高，能够满足目前最精确的网络性能测试仪的时延参数计量校准要求。文档编号H04L12/26GK101304344SQ20081011426公开日2008年11月12日申请日期2008年6月2日优先权日2008年6月2日发明者周开波,孟艾立,张治兵,媛管,钟硕朋申请人:信息产业部通信计量中心