专利名称：相关二重取样电路及互补金属氧化物半导体影像感测单元的利记博彩app
技术领域：
本发明涉及一种互补金属氧化物半导体影像传感器(CMOS sensor)，且特别是涉及一种金属氧化物半导体影像传感器的相关二重取样(Correlated Double Sampling, CDS)电路及4吏用此相关二重取样电路的CMOS影像感测单元。
背景技术：
随着科技的进步，数字相机的普及使得人们可以自由地记录影像。数字相机内有多个影像感测单元，用来感测影像，把光信号转换为电子信号并储存于存储卡或其它的储存介质。
请参照图1,图1是传统CMOS影像感测单元10的方块图。传统影像感测单元10包括时序产生器(Timing Generator) 11、列译码器12、行译码器13、像素阵列(Pixel Array) 14、相关二重取样电路15以及模拟信号处理单元(Analog Signal Processing, APS) 16。其中，模拟信号处理单元16包括可编程增益》文大器(Programmable Gain Amplifier, PGA) 160与模拟数字转4灸器(Analog—to-Digital Converter, ADC) 161。
时序产生器11耦接于列译码器12、行译码器13与相关二重取样电路15,像素阵列14耦接于列译码器12与相关二重取样电路15,模拟信号处理单元16耦接于相关二重取样电路15。可编程增益放大器160耦接于模拟信号处理单元16的输入端与模拟数字转换器161,模拟数字转换器161耦接于模拟信号处理单元16的输出端。
时序控制器11会产生多个频率信号来控制列译码器12、行译码器13与相关二重取样单元15。像素阵列14会根据列译码器12的输出感测光信号，并将光信号转换为电子信号。相关二重取样电路15会根据行译码器13的输出来对像素阵列14所转换的电子信号进行取样，并将取样结果送给模拟信号处理单元16进行模拟信号的处理。模拟信号处理单元16内的可编程增益放大器160会根据其设定的增益将取样结果的电压差值(取样结果包括重置信号的电平与感测信号的电平，因此取其电压差值，后面将有更详
细的叙述。)放大，并将放大后的结果送至模拟数字转换器161进行模拟数
字转换，以产生数字的影像信号。
由上述可知，在信号的处理过程中，像素阵列14输出的电子信号，会先储存于相关二重取样电路15中，接着再由模拟信号处理单元16依序读出。若像素阵列14的输出信号或相关二重取样电路15的输出信号混杂了噪声，则后段的模拟信号处理单元16将很难处理。若像素阵列14的输出信号或相关二重取样电路15的输出信号过小，则可编程增益放大器160必须设定很大的增益去补偿，而这将会增加可编程增益放大器160与数字模拟转换器161的设计困难度。所以像素阵列14与相关二重取样电路15必须降低其噪声的影响，以及避免其增益过低。
传统的相关二重取样电路15多由源极跟随放大器(Source followeramplifier)或緩沖器(buffer)构成，由于源极跟随放大器与緩冲器的线性输入范围有限， 一般而言约为0. 5伏特至1. 5伏特，因此当像素阵列14输出的电子信号过高或过低时，都会使相关二重取样电路15的输出造成失真。当影像感测单元IO运作时，像素阵列l4会依序输出重置信号的电平及感测信号的电平，而这两个信号的差就代表真正的影像信号。
一般而言，相关二重取样电路15会有两组緩沖器(或源极跟随放大器)及取样电容，以便将重置信号的电平及感测信号的电平同时储存至相关二重取样电路15中。如果像素阵列14的输出信号超过相关二重取样电路15的线性输入范围，影像信号将会失真。相关二重取样电路15中，緩冲器(或源极跟随放大器)通常为单级或双级放大器组成，其原因除频宽或速度考虑外，多半跟线性输入范围有关。
美国US5，965，871号专利提出多种相关二重取样电路的结构，但是其提出的相关二重取样电路有部分依然有线性输入范围不足的问题，随然其它提出的相关二重取样电路解决了线性输入范围不足的问题，但是却会导致其緩冲器(或源极跟随放大器)的增益下降，使得后端的可编程增益放大器与模拟数字转换器的设计困难度增加。
美国US5,965,871号专利主要是利用耦合电容(coupl ing capacitor)来加大相关二重取样电路的线性输入范围，另外，还有使用偏压源来减少组件没有互相匹配的问题。因为加入藕合电容的关系，所以其緩冲器(或源极跟随放大器)的增益会下降，而且偏压源的使用，会将噪声带进相关二重
取样电路，因此美国US5，965，871号专利所提出的相关二重取样电路尚有许多可以改进的空间。
另外，因为偏压源必须提供给影像传感器内所有的相关二重取样电路同时使用，如果偏压源有噪声，将影响到所有相关二重取样电路的效能。又因为影像传感器内的相关二重取样电路的分布范围很大，所以要提供一个稳定且一致的偏压源将是很大的挑战。
综上所述，改善传统的相关二重取样电^^的输入线性范围的方法会产生增益下降或电路噪声上升的问题，而导致后端电路的设计困难度上升或造成影像质量的恶化。
发明内容
本发明的范例提供一种相关二重取样电路，其特点在于将取样后的感测信号与重置信号作电平移位(levei shifting),以使得移位后的感测信
号与重置信号符合其线性输入范围。
本发明的范例提供一种CMOS影像感测单元，其特点在于其相关二重取样电路将取样后的感测信号与重置信号作电平移位，以使得移位后的感测信号与重置信号符合其线性输入范围。
本发明的范例提供一种相关二重取样电-各，此相关二重取样电路具有输入端、第一输出端与第二输出端。此相关二重取样电路包括第一取样保
持单元、第二:f又样保持单元、第一电平移位单元、第二电平移位单元、第
一緩沖器与第二缓沖器。其中，第一取样保持单元耦接于输入端，第二取样保持单元耦接于输入端。第一电平移位单元耦接于第一取样保持单元，
第二电平移位单元耦接于第二取样保持单元。第 一緩冲器耦接于第 一 电平移位单元与第一输出端之间，第二緩冲器耦接于第二电平移位单元与第二输出端之间。第 一取样保持单元根据第 一控制信号对感测信号进行取样保持的动作，第二取样保持单元根据第二控制信号对重置信号进行取样保持的动作。第一电平移位单元根据至少一个电平控制信号对第一取样保持单元的输出的电压值作电平移位，第二电平移位单元根据至少一个电平控制信号对第二取样保持单元的输出的电压值作电平移位。第 一缓冲器用以緩冲第一电平移位单元的输出，第二緩冲器用以緩沖第二电平移位单元的输出。
根据本发明的范例，上述的第 一电平移位单元对第 一取样保持单元的输出的电压值作电平移位的移位量等于第二电平移位单元对第二取样保持单元的输出的电压值作电平移位的移位量。
根据本发明的范例，上述的相关二重取样电路还包括第一开关，此第一开关耦接于第一与第二取样保持单元的输出之间，且受控于训练控制信
号
根据本发明的范例，上述的相关二重取样电路还包括第一反向器，第一反向器用以输出电平控信号的反向信号。而上述的第一电平移位单元包括第一电容，而第一电容的一端耦接于第一反向器，其另一端耦接于第一緩冲器与第一取样保持单元。另外，上述的第二电平移位单元包括第二电容，第二电容的一端耦接于第一反向器，其另一端耦接于第二緩沖器与第二取样保持单元。
根据本发明的范例，上述的第一电平移位单元包括第一电容、第二与第三开关，第一电容的一端耦接于第二与第三开关，其一端耦接于第一緩冲器与第一取样保持单元，第二与第三开关受控于电平控制信号。当第二
开关导通时，第三开关则截止，第一电容藉由第二开关接收第一电压源；当第三开关导通时，第二开关则截止，第一电容藉由第三开关接收一第二电压源。而上述的第二电平移位单元包括第二电容、第四与第五开关，第二电容的一端耦接于第四与第五开关，其一端耦接于第二緩冲器与第二取样保持单元，第四与第五开关受控于电平控制信号。当第四开关导通时，第五开关则截止，第二电容藉由第四开关接收第一电压源；当第五开关导通时，第四开关则截止，第二电容藉由第五开关接收第二电压源。
本发明的范例提供一种CMOS影像感测单元，包括时序产生器、列译码器、行译码器、像素阵列、相关二重取样电路以及模拟信号处理单元。相关二重取样电i 各具有输入端、第一输出端与第二输出端，且相关二重取样
电路包括第一取样保持单元、第二取样保持单元、第一电平移位单元、第二电平移位单元、第一緩冲器与第二緩冲器。其中，列译码器耦接于时序产生器，行译码器耦接于时序产生器，像素阵列耦接于列译码器。相关二重取样电路耦接于素阵列、时序产生器与行:^奪码器，模拟信号处理单元耦接于相关二重取样电路的第 一输出端与第二输出端。第 一取样保持单元耦接于输入端，第二取样保持单元耦接于输入端。第一电平移位单元耦接于第一取样保持单元，第二电平移位单元耦接于第二取样保持单元。第一緩沖器耦接于第 一 电平移位单元与第 一输出端之间，第二緩冲器耦接于第二电平移位单元与第二输出端之间。像素阵列用以感测影像以产生感测信号
与提供重置信号，模拟信号处理单元用以放大第一输出端与第二输出端的电压差值，并将放大后的第 一输出端与第二输出端的电压差值进行模拟数字转换以输出数字的影像信号。第 一取样保持单元根据第 一控制信号对感测信号进行取样保持的动作，第二取样保持单元根据第二控制信号对重置信号进行取样保持的动作。第一电平移位单元根据至少一个电平控制信号对第 一取样保持单元的输出的电压值作电平移位，第二电平移位单元根据至少 一 个电平控制信号对第二取样保持单元的输出的电压值作电平移位。第一緩冲器用以緩沖第一电平移位单元的输出，第二緩沖器用以緩冲第二电平移位单元的输出。
根据本发明的范例，上述的第 一电平移位单元对第 一取样保持单元的输出的电压值作电平移位的移位量等于第二电平移位单元对第二取样保持单元的输出的电压值作电平移位的移位量。
根据本发明的范例，上述的相关二重取样电路还包括第一开关，此第
一开关耦接于第 一与第二取样保持单元的输出之间，且受控于保持(hold)
控制信号。
根据本发明的范例，上述的相关二重取样电路还包括第一反向器，第一反向器用以输出电平控信号的反向信号。而上述的第一电平移位单元包括第一电容，而第一电容的一端耦接于第一反向器，其另一端耦接于第一緩沖器与第一取样保持单元。另外，上述的第二电平移位单元包括第二电容，第二电容的一端耦接于第一反向器，其另一端耦接于第二緩冲器与第二取样保持单元。
根据本发明的范例，上述的第一电平移位单元包括第一.电容、第二与第三开关，第一电容的一端耦接于第二与第三开关，其一端耦接于第一緩沖器与第一取样保持单元，第二与第三开关受控于电平控制信号。当第二
开关导通时，第三开关则截止，第一电容藉由第二开关接收第一电压源；当第三开关导通时，第二开关则截止，第一电容藉由第三开关接收一第二电压源。而上述的第二电平移位单元包括第二电容、第四与第五开关，第二电容的一端耦接于第四与第五开关，其一端耦接于第二緩冲器与第二取样保持单元，第四与第五开关受控于电平控制信号。当第四开关导通时，第五开关则截止，第二电容藉由第四开关接收第一电压源；当第五开关导通时，第四开关则截止，第二电容藉由第五开关接收第二电压源。
本发明的范例所提供的相关二重取样电路与CMOS影像感测单元因其相
关二重取样电路将取样后的感测信号与重置信号作等量的电平移位。因此，感测信号与重置信号的电压差值依然保持不变，但是却可以藉此调整感测信号与重置信号的电平，使其电平落于线性输入范围。与传统的相关二重取样电路相比，本发明的范例提供的相关二重取样电路的增益不会降低，所以其后端电路的设计困难度较低，且其噪声也比较小，而使用本发明的
范例提供的相关二重取样电路的CMOS影像感测单元亦具有这些优点。
为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图详细说明如下。
图1是传统CMOS影像感测单元10的方块图。
图2A是本发明范例提供的相关二重取样电路20的电路图。
图2B是相关二重取样电路20的信号波形图。
图3A是本发明范例提供的相关二重取样电路30-A的电路图。
图3B是本发明范例提供的相关二重取样电路30_B的电路图。
图3C是本发明范例提供的相关二重取样电路30-C的电路图。
图4是本发明范例提供的CMOS影像感测单元40的方块图。
附图符号说明
10:传统CMOS影像感测单元40: CM0S影像感测单元
11、 41:时序产生器
12、 42:列译码器
13、 43:行译码器
14、 44:像素阵列15、 20、 30—A、 30—B、 30—C:相关二重取样电路
16、 46:模拟信号处理单元
160、 460:可编程增益放大器
161、 461:模拟数字转换器
21、 22、 31、 32:取样保持单元
23、 24、 33—A、 34_A、 33—B、 34_B、 33_C、 34—C:电平移位单元
25、 26、 35、 36:緩冲器
Sl、 S2、 S3 —1、 S3 —2、 S4_l、 S4 — 2、 S7:开关
38、 33 —B—1、 34 —B—1:反相器
C1 C4:电容
P_51、 P —52、 P—61、 P—62: PMOS晶体管
具体实施例方式
本发明的范例提供一种相关二重取样电路及使用此相关二重取样电路的CMOS影像感测单元，此相关二重取样电路将取样后的感测信号与重置信号作等量的电平移位。因此，感测信号与重置信号的电压差值依然保持不变，但是却可以藉此调整感测信号与重置信号的电平，使其电平落于线性输入范围。以下将以数个范例及图标详细说明，以使本发明的特征与优点更明显易懂。
请参照图2A,图2A是本发明范例提供的相关二重取样电路20的电路图。此相关二重取样电路20具有输入端PIX—0UT、输出端CDS-OUT—RST与CDS-OUT-SIG。此相关二重取样电路20包括取样保持单元21、 22、电平移位单元23、 24、緩冲器25、 26与开关S7。其中，取样保持单元21与22耦接于输入端PIX-OUT,电平移位单元23耦接于取样保持单元21,电平移位单元24耦接于取样保持单元22。緩冲器25耦接于电平移位单元23与输出端CDS-OUT-RST之间，緩冲器26耦接于电平移位单元24与输出端CDS-OUT—SIG之间。另外，开关S7耦接于取样保持单元21与22的输出的中间。
取样保持单元21根据控制信号CS-1对重置信号RST进行取样保持的动作，取样保持单元21包括开关SI与电容Cl,于此范例中，电容Cl的一端接地，另一端则耦接于开关SI的输出，开关SI的输入则是耦接于输入端PIX-OUT。当输入端PIX—OUT输入的信号是重置信号RST时，控制信号 CS-1会使得开关Sl导通，使得重置信号RST对电容C1充电，以藉此完成 取样的动作。当输入端PIX-OUT输入的信号不是重置信号RST时，控制信 号CS-1会使得开关SI截止，使得重置信号RST的电压可以保持于电容Cl， 以藉此完成保持的动作。
取样保持单元22根据控制信号CS-2对感测信号SIG进行取样保持的 动作。取样保持单元22包括开关S2与电容C2，于此范例中，电容C2的一 端接地，另一端则耦接于开关S2的输出，开关S2的输入则是耦接于输入 端PIX_0UT。取样保持单元22的操作原理与取样保持单元21的操作原理相 同，在此便不再赘述。
电平移位单元23根据电平控制信号CS_31与CS-32对取样保持单元21 的输出的电压值作电平移位。于此范例中，是根据两个电平控制信号CS-31 与CS-32来做电平移位的动作，但是电平控制信号的个数并非用以限定本 发明。
于此范例中，电平移位单元23包括电容C3、开关S3-l与S3-2，电容 C3的一端耦接于緩冲器25与取样保持单元21,开关S3-l与S3_2的一端 耦接至电容C3的另一端，而开关S3-l与S3 —2的另一端则分别耦接至电压 源VC1与VC2。开关S3_l与S3 —2分别受控于电平控制信号CS-31与CS-32, 当开关S3_2导通时，开关S3-l会截止，此时电容C3的另一端藉由开关S3-2 耦接至电压源VC2;当开关S3-1导通时，开关S3-2会截止，此时电容C3 的另一端藉由开关S3-l耦接至电压源VC1。如此一来，端点A上的电压便 会可以利用电平控制信号CS —31与CS-32来控制其电平移位的移位量，因 此能达到电平移位的功能。
电平移位单元24根据电平控制信号CS-41与CS-42对取样保持单元22 的输出的电压值作电平移位。于此范例中，是根据两个电平控制信号CS —41 与CS_42来做电平移位的动作，但是电平控制信号的个数并非用以限定本 发明。而电平移位单元24包括电容C4、开关S4 —l与S4-2，其耦接关系与 操作原理可以由电平移位单元23的说明推敲，因此，在此便不再赘述。
在此需要注意的是，为了使移位后的感测信号SIG与重置信号RST的 电压差值与未进行电平移位前的感测信号SIG与重置信号RST的电压差值 相同，电平移位单元23、 24对端点A与B的电压必须作等量的电平移位。另外，电平控制信号CS-31与CS_41彼此可以是相同的控制信号，电平控 制信号CS-32与CS-42彼此可以是相同的控制信号，而电平控制信号CS-31 与CS-32彼此可以是反向的控制信号，电压源VC2可以是接地端，而电压 源VC1可以是高电平的电压源。然而，上述各信号间的关系仅是本发明的 范例的一，并非用以限定本发明。
緩冲器25用以緩冲电平移位单元23的输出，于此范例中，緩冲器25 是用源极跟随放大器来实施。此緩沖器25包括两个P型场效应晶体管P-51 与P-52, P型场效应晶体管P-52的栅极耦接于固定偏压v — bias,其漏极与 P型场效应晶体管P —51的源极耦接，其源极则耦接于供应电压源VDD。 P型 场效应晶体管P —51的栅极耦接于电平移位单元23,其漏极则接地。
緩冲器26用以緩冲第二电平移位单元的输出，于此范例中，緩冲器26 是用源极跟随放大器来实施。緩冲器26包括两个P型场效应晶体管P-61 与P-62,其耦接关系则可以根据緩沖器25与图2A得知，因此，便不再赘述。
緩冲器25与26有线性输入范围的限制，所以传统的相关二重取样电 路的输入信号才会有失真的问题存在。而于此范例中，因为有电平移位电 路23与24的关系，因此可以把緩冲器25与26的输入信号作等量的移位， 使其符合线性输入范围，而避免失真的问题。
开关S7受控于训练控制信号CS-7，开关S7于此范例中主要是拿来补 偿组件间不互相匹配的问题。当开关S7导通时，端点A与端点B的电压会 相同，将开关S7未导通前输出端CDS—OUT—RST与CDS—0UT—SIG的电压差值 减去开关S7导通时输出端CDS—0UT-RST与CDS — OUT—SIG的电压差值便能减 去组件间因为不匹配而导致的电压偏移。然而，若组件间不匹配的问题并 不严重时，开关S7可以移除。若组件间因不匹配而产生的电压偏移是固定 的值，那么开关S7亦可以移除，此时仅须在相关二重取样电路20以外的 后端电路作设计，将此固定的电压偏移减去，即可达到移除电压偏移的功 能。
接着，请参照图2B，图2B是相关二重取样电路20的信号波形图。当 输入端PIX』UT输入重置信号RST给相关二重取样电路20时，控制信号CS —1 会让取样保持单元21对重置信号RST进行取样。当输入端PIX—OUT输入感 测信号SIG给相关二重取样电路20时，控制信号CS-2会让取样保持单元22对感测信号SIG进行取样。
此时的电平控制信号CS —31与CS-41控制开关S3 —1与S4_l，让电容 C3与C4耦接于电压源VC1。接着，电平控制信号CS-32与CS-42控制开关 S3 —2与S4-2，让电容C3与C4耦接于电压源VC2。如此一来，端点A与B 的电压会同时下降Av,使其端点A与B的电压落入緩冲器25与26的线性 專t入范围内。
另外，相关二重取样电路20应用于CMOS影像感测单元时，相关二重 取样电路20多会与模拟数字转换器耦接。当端点A与B的电压被同时移位 后，模拟数字转换器的状态ADC-STATE是处于取样(sample)的状态。接着， 开关S7被训练控制信号CS-7控制而导通时，此时，模拟数字转换器的状 态ADC-STATE是处于保持(hold)的状态。如同前面所述，将开关S7未导通 前输出端CDS-OUT_RST与CDS—OUT—SIG的电压差值减去开关S7导通时输出 端CDS-OUT—RST与CDS-OUT-SIG的电压差值便能减去组件间因为不匹配而 导致的电压偏移。
请同时参照图2A与2B，在不考虑緩沖器25与26的负载的情况下假设 电容CI与C2是9微微(pico)法拉，而电容C3与C4是1微微法拉，电压 源VC1与VC2分别是2伏特与0伏特，重置信号与感测信号分别是1. 6伏 特与1伏特，而緩冲器25与26的线性输入范围小于1.5伏特。那么当取 样单元21与22取样完毕后，端点A与B的电压分别是1. 6伏特与l伏特， 此时开关S3_l与S4 —1导通，而端点A的电压超过了线性输入范围。接着， 因为开关S3 —2与S4_2导通，所以端点A的电压为1. 6-(2-0)/(9+1) =1. 4 伏特，而端点B的电压为l-(2-0)/(9+l)=0. 8伏特。如此一来，藉由等量 地对保持取样单元21、 22所取样的感测信号SIG与重置信号RST进行电平 移位，便能使其保持取样单元21与22落入緩沖器25与26的线性输入范 围内，且有不会使缓冲器25与26的增益减少。
接着，请参照图3A,图3A是是本发明范例提供的相关二重取样电路 3(LA的电路图。此相关二重取样电路30—A与图2A的相关二重取样电路20 相似，其中的差别在于电平移位单元33-A与34-A仅有电容C3与C4,而在 电平移位单元33 — A与34-A则是与一个反相器38耦接，藉由电平控制信号 SW的改变，将会使得电平移位单元33与34分别对端点A与B的电压进行 电平移位。另外，各元间的耦接关系以及操作原理与相关二重取样电路20类似，在此便不再赘述。
请参照图3B，图3B是本发明范例提供的相关二重取样电路30 — B的电 路图。相关二重取样电路30-B与图3A的相关二重取样电路30_A的差异在 于没有反相器38。因为电平控制信号SW本身会变动，所以在变动的过程中， 自然会对端点A与B的电压产生影响，并藉此对端点A与B的电压进行电 平移位。相关二重取样电路30-B的组件耦接关系及操原理与相关二重取样 电路3(LB类似，在此便不再赘述。
请参照图3C，图3C是本发明范例提供的相关二重取样电路30 — C的电 路图。相关二重取样电路30-C与图3A的相关二重取样电路30—A的差异在 于反相器38被移到电平移位单元33-C与34—C，而使得电平移位单元3LB 包括电容C3与反相器33-C-1,而电平移位单元34 —C则包括电容C4与反相 器34_C-1。相关二重取样电路30—C的组件耦接关系及操原理与相关二重取 样电路30-A类似，在此便不再赘述。
以图3A到3C为例，若考虑緩沖器35与36的有效负载电容为Cb， 而电容C3与C4相等，电容C1与C2相等，电平控制信号SW的低电平是O 伏特，而其高电平是VDD。当电平控制信号SW由低到高时，端点A与B的 电压会加上VDD^3/(C1+C3+Cb)的电平移位量，而当电平控制信号SW由高 到低时，端点A与B的电压会减去VDD吒3/(C1+C3+Cb)的电平移位量。藉由 电平控制信号SW的改变，将可以使得端点A与B的电压落入緩冲器35与 36的线性输入范围的内。
最后，请参照图4，图4是本发明范例提供的CMOS影像感测单元40的 方块图。CMOS影像感测单元40包括时序产生器41、列译码器42、行译码 器43、像素阵列44、相关二重取样电路45以及才莫拟信号处理单元46。相 关二重取样电路具有输入端、第一输出端与第二输出端。其中，列译码器 42耦接于时序产生器41,行译码器43耦接于时序产生器41,像素阵列44 耦接于列译码器42。相关二重取样电路45耦接于素阵列44、时序产生器 41与行译码器42，模拟信号处理单元46耦接于相关二重取样电路45的两 个t命出端。
像素阵列44用以感测影像以产生感测信号SIG与提供重置信号RST， 模拟信号处理单元46用以放大相关二重取样电路45的两个输出端的电压 差值，并将放大后的电压差值进行模拟数字转换以输出数字的影像信号。模拟信号处理单元46包括可编程增益放大器460与模拟数字转换器 461。其中，可编程增益放大器460耦接于相关二重取样电路45的两个输 出端，模拟数字转换器461耦接于可编程增益放大器460。可编程增益放大 器460用以将相关二重取样电路45的两个输出端的电压电压差值根据设定 的增益放大。模拟数字转换器461用以将可编程增益放大器460的输出进 行模拟数字转换，以产生数字的影像信号。
相关二重取样电路45将取样后的感测信号SIG与重置信号RST作等量 的电平移位，并藉由其緩沖器输出。而相关二重取样电路45的实施方式可 以是图2A与图3A-3C所提供相关二重取样电路20、 30_A、 30-B与30—C 来实施。
综上所述，本发明的范例所提供的相关二重取样电路与CMOS影像感测 单元因其相关二重取样电路将取样后的感测信号与重置信号作等量的电平 移位。因此，感测信号与重置信号的电压差值依然保持不变，但是却可以 藉此调整感测信号与重置信号的电平，使其电平落于线性输入范围。与传 统的相关二重取样电路相比，本发明的范例提供的相关二重取样电路的增 益不会降低，所以其后端电路的设计困难度较低，且其噪声也比较小，而 使用本发明的范例提供的相关二重取样电路的CMOS影像感测单元亦具有这 些优点。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，本领域 的技术人员在不脱离本发明的精神和范围的前提下可作若干的更动与润 饰，因此本发明的保护范围以本发明的权利要求为准。
权利要求
1.一种相关二重取样电路，具有一输入端、一第一与第二输出端，包括一第一取样保持单元，耦接于该输入端，根据一第一控制信号对一感测信号进行取样保持的动作；一第二取样保持单元，耦接于该输入端，根据一第二控制信号对一重置信号进行取样保持的动作；一第一电平移位单元，耦接于该第一取样保持单元，根据至少一电平控制信号对该第一取样保持单元的输出的电压值作电平移位；一第二电平移位单元，耦接于该第二取样保持单元，根据该电平控制信号对该第二取样保持单元的输出的电压值作电平移位；一第一缓冲器，耦接于该第一电平移位单元与该第一输出端之间，用以缓冲该第一电平移位单元的输出；以及一第二缓冲器，耦接于该第二电平移位单元与该第二输出端之间，用以缓冲该第二电平移位单元的输出。
2. 如权利要求1所述的相关二重取样电路，其中，该第一电平移位单 元对该第一取样保持单元的输出的电压值作电平移位的移位量等于该第二 电平移位单元对该第二取样保持单元的输出的电压值作电平移位的移位 量。
3. 如权利要求1所述的相关二重取样电路，还包括一第一开关，耦接于该第一与第二取样保持单元的输出之间，受控于 一训练控制信号。
4. 如权利要求1所述的相关二重取样电路，其中，该第一电平移位单 元包括一第一电容，该第一电容的一端耦接于该电平控制信号，其另一端 耦接于该第 一緩冲器与该第 一取样保持单元；而该第二电平移位单元包括 一第二电容，该第二电容的一端耦接于该电平控制信号，其另一端耦接于 该第二緩冲器与该第二取样保持单元。
5. 如权利要求4所述的相关二重取样电路，还包括一第一反向器，该 第一反向器耦接于该第一与第二电容，该第一反向器用以输出该电平控信 号的反向信号。
6. 如权利要求1所述的相关二重取样电路，其中，该第一电平移位单 元包括一第一反向器与一第一电容，该第一反向器接收该电平控制信号， 并输出该电平控制信号的反向信号，该第一电容的一端耦接于该第一反向器，其另一端耦接于该第一緩冲器与该第一取样保持单元；该第二电平移 位单元包括一第二反向器与一第二电容，该第二反向器接收该电平控制信 号，并输出该电平控制信号的反向信号，该第二电容的一端耦接于该第二 反向器，其另一端耦接于该第二緩冲器与该第二取样保持单元。
7. 如权利要求1所述的相关二重取样电路，其中，该第一电平移位单 元包括一第一电容、 一第二与第三开关，该第一电容的一端耦接于该第二 与第三开关，其一端耦接于该第一緩冲器与该第一k样保持单元，该第二 与第三开关受控于该电平控制信号，当该第二开关导通时，该第三开关则 截止，该第一电容藉由该第二开关接收一第一电压源，当该第三开关导通 时，该第二开关则截止，该第一电容藉由该第三开关接收一第二电压源； 该第二电平移位单元包括一第二电容、 一第四与第五开关，该第二电容的一端耦接于该第四与第五开关，其一端耦接于该第二緩沖器与该第二取样 保持单元，该第四与第五开关受控于该电平控制信号，当该第四开关导通 时，该第五开关则截止，该第二电容藉由该第四开关接收该第一电压源， 当该第五开关导通时，该第四开关则截止，该第二电容藉由该第五开关接 收该第二电压源。
8. 如权利要求1所述的相关二重取样电路，其中，该第一取样保持单 元包括一第六开关与一第三电容，该第三电容的一端耦接于该第六开关与 该第一电平移位单元，该第六开关耦接于该输入端；该第二取样保持单元 包括一第七开关与一第四电容，该第四电容的一端耦接于该第七开关与该 第二电平移位单元，该第七开关耦接于该输入端。
9. 如权利要求1所述的相关二重取样电路，其中，该第一緩冲器与该 第二緩冲器是一 源极跟随放大器。
10. —种互补金属氧化物半导体影像感测单元，包括 一时序产生器；一列译码器，耦接于该时序产生器； 一行译码器，耦接于该时序产生器；一像素阵列，耦接于该列译码器，用以感测影像以产生一感测信号与提供一重置信号；一相关二重取样电路，耦接于该像素阵列、该时序产生器与该行译码器，具有一输入端、 一第一与第二输出端，包括一第一取样保持单元，耦接于该输入端，根据一第一控制信号对 该感测信号进行取样保持的动作；一第二取样保持单元，耦接于该输入端，根据一第二控制信号对该重置信号进行取样保持的动作；一第一电平移位单元，耦接于该第一取样保持单元，根据至少一 电平控制信号对该第一取样保持单元的输出的电压值作电平移位；一第二电平移位单元，耦接于该第二取样保持单元，根据该电平 控制信号对该第二取样保持单元的输出的电压值作电平移位；一第 一緩冲器，耦接于该第 一 电平移位单元与该第 一输出端之间， 用以緩冲该第一电平移位单元的输出；以及一第二緩冲器，耦接于该第二电平移位单元与该第二输出端之间， 用以緩冲该第二电平移位单元的输出；以及一模拟信号处理单元，耦接于该相关二重取样电路的该第一与第二输 出端，用以放大该第一与第二输出端的电压差值，并将放大后的该第一与 第二输出端的电压差值进行模拟数字转换以输出数字的 一影像信号。
11. 如权利要求IO所述的互补金属氧化物半导体影像感测单元，其中， 该第 一电平移位单元对该第 一取样保持单元的输出的电压值作电平移位的 移位量等于该第二电平移位单元对该第二取样保持单元的输出的电压值作 电平移位的移位量。
12. 如权利要求IO所述的互补金属氧化物半导体影像感测单元，其中， 该相关二重取样电路还包括一第一开关，耦接于该第一与第二取样保持单元的输出之间，受控于 一训练控制信号。
13. 如权利要求10所述的互补金属氧化物半导体影像感测单元，其中， 该第一电平移位单元包括一第一电容，该第一电容的一端耦接于该电平控 制信号，其另一端耦接于该第一緩冲器与该第一取样保持单元；而该第二 电平移位单元包括一第二电容，该第二电容的一端耦接于该电平控制信号， 其另 一端耦接于该第二緩冲器与该第二取样保持单元。
14. 如权利要求13所述的互补金属氧化物半导体影像感测单元，其中， 该相关二重取样电路还包括一第一反向器，该第一反向器耦接于该第一与 第二电容，该第一反向器用以输出该电平控信号的反向信号。
15. 如权利要求10所述的互补金属氧化物半导体影像感测单元，其中， 该第一电平移位单元包括一第一反向器与一第一电容，该第一反向器接收 该电平控制信号，并输出该电平控制信号的反向信号，该第一电容的一端 耦接于该第 一反向器，其另 一端耦接于该第 一緩冲器与该第 一取样保持单元；该第二电平移位单元包括一第二反向器与一第二电容，该第二反向器接收该电平控制信号，并输出该电平控制信号的反向信号，该第二电容的 一端耦接于该第二反向器，其另一端耦接于该第二緩冲器与该第二取样保持单元。
16. 如权利要求10所述的互补金属氧化物半导体影像感测单元，其中， 该第一电平移位单元包括一第一电容、 一第二与第三开关，该第一电容的 一端耦接于该第二与第三开关，其一端耦接于该第一緩冲器与该第一取样 保持单元，该第二与第三开关受控于该电平控制信号，当该第二开关导通 时，该第三开关则截止，该第一电容藉由该第二开关接收一第一电压源， 当该第三开关导通时，该第二开关则截止，该第一电容藉由该第三开关接收一第二电压源；该第二电平移位单元包括一第二电容、 一第四与第五开 关，该第二电容的一端耦接于该第四与第五开关，其一端耦接于该第二緩 冲器与该第二取样保持单元，该第四与第五开关受控于该电平控制信号， 当该第四开关导通时，该第五开关则截止，该第二电容藉由该第四开关接 收该第一电压源，当该第五开关导通时，该第四开关则截止，该第二电容 藉由该第五开关接收该第二电压源。
17. 如权利要求10所述的互补金属氧化物半导体影像感测单元，其中，该第一取样保持单元包括一第六开关与一第三电容，该第三电容的一端耦接于该第六开关与该第一电平移位单元，该第六开关耦接于该输入端；该 第二取样保持单元包括一第七开关与一第四电容，该第四电容的一端耦接于该第七开关与该第二电平移位单元，该第七开关耦接于该输入端。
18. 如权利要求IO所述的互补金属氧化物半导体影像感测单元，其中， 该第 一緩冲器与该第二緩冲器是一 源极跟随放大器。
19. 如权利要求10所述的互补金属氧化物半导体影像感测单元，其中，该模拟信号处理单元包括一可编程增益放大器，耦接于该第一与第二输出端，用以将该第一与第二输出端的电压差值根据设定的 一增益放大；一模拟数字转换器，耦接于该可编程增益放大器，用以将该可编程增 益放大器的输出进行模拟数字转换，以产生数字的该影像信号。
全文摘要
本发明提供一种相关二重取样电路及使用此相关二重取样电路的CMOS影像感测单元，此相关二重取样电路将取样后的感测信号与重置信号作等量的电平移位。因此，感测信号与重置信号的电压差值依然保持不变，但是却可以藉此调整感测信号与重置信号的电平，使其电平落于线性输入范围。与传统的相关二重取样电路相比，本发明的范例提供的相关二重取样电路的增益不会降低，所以其后端电路的设计困难度较低，且其噪声也比较小，而使用本发明的范例提供的相关二重取样电路的CMOS影像感测单元亦具有这些优点。
文档编号H04N3/15GK101557456SQ200810088648
公开日2009年10月14日 申请日期2008年4月10日 优先权日2008年4月10日
发明者周国煜 申请人:联咏科技股份有限公司