使用嵌入时钟的信号的串行通信方法和装置的利记博彩app

专利名称：：使用嵌入时钟的信号的串行通信方法和装置的利记博彩app
技术领域：
：本发明涉及串行通信，更具体地，涉及使用嵌入时钟的信号来串行通信的方法和装置。
背景技术：
：高清晰度视频可以通过诸如由欧洲CE(欧洲统一认证)的公司引领的通用显示接口("UDI")和由主要的PC和消费电子的公司引领的显示端口(DisplayPort)之类的国际接口标准在诸如数字电视机、个人计算机、显示器等电子设备间传输。UDI是在30英寸以上的大屏幕数字电视机领域内被接受作为工业标准的高清晰度多媒体接口("HDMI")的扩展。显示端口是具有最大带宽为10.8Gbps的新的接口标准，其为具有带宽为4.95Gbps的现有数字可视化接口("Dvr)的两倍多。诸如低压差分信号传输("LVDS")、DVI、HDMI、低摆幅差分信号传输("RSDS")、小型LVDS、点对点差分信号传输("PPDS")之类的其它信令协议和外部协议采用专用信道以进行时钟传输。UDI和显示端口的嵌入式协议使用利用美国国家标准化组织("ANSI")的8B/10B编码将时钟信息嵌入在数据流中的信令方案。使用时钟信道单独布线的传统技术可能增加电磁干扰。另一方面，在数据流中嵌入时钟信息需要将8位数据转换为10位数据，从而导致在8位数据传输期间存在2位开销。
发明内容根据本发明的一方面，通过反转奇数和偶数数据信号的极性并将该数据和嵌入的时钟信息作为4电平脉沖幅度调制信号而发送来将时钟信息嵌入到数据流中而不增加位开销。根据本发明的一方面，使用嵌入时钟的信号来串行通信的装置包括数据划分器，用于将数据流分为奇数和偶数数据流；嵌入时钟的信号发生器，用于通过脉冲幅度调制该奇数和偶数数据流，并且当输入外部时钟时将该脉冲幅度调制的奇数和偶数数据流的极性反转来产生奇数和偶数嵌入时钟的信号；嵌入时钟的信号恢复单元，用于通过分别将奇数和偶数嵌入时钟的信号的幅度与参考电压相比来恢复奇数和偶数数据流，并且通过检测奇数和偶数嵌入时钟的信号的幅度极性被反转的时刻来恢复该时钟的同步信息；以及数据合成器，用于合成奇数和偶数数据流并将该结果提供为数据流。该嵌入时钟的信号发生器可以包括第一信号发生器，用于产生奇数嵌入时钟的信号；以及第二信号发生器，用于产生偶数嵌入时钟的信号，其中所述第一和第二信号发生器将该奇数和偶数数据流脉沖幅度调制为分别具有不同极性的幅度。所述第一信号发生器可以包括第一正极性信号发生器，用于将该奇数数据流脉冲幅度调制成具有两个正极性幅度的信号；第一负极性信号发生器，用于将该奇数数据流脉沖幅度调制成具有两个负极性幅度的信号；以及第一时钟信息插入器，用于响应于该时钟将该奇数数据流交替切换到所述正极性信号发生器和负极性信号发生器。所述第二信号发生器可以包括第二正极性信号发生器，用于将该偶数数据流脉冲幅度调制成具有两个正极性幅度的信号；第二负极性信号发生器，用于将该偶数数据流脉冲幅度调制成具有两个负极性幅度的信号；以及第二时钟信息插入器，用于响应于该时钟将该偶数数据流交替切换到所述负极性信号发生器和正极性信号发生器。根据本发明的一个示范性实施例，提供了一种使用嵌入时钟的信号来串行通信的方法，所述方法包括将数据流分为奇数和偶数数据流；分别将该奇数和偶数数据流脉冲幅度调制成参考电平电压；响应于时钟通过反转与该奇数和偶数数据流对应的幅度的极性来产生奇数和偶数嵌入时钟的信号；通过分别将奇数和偶数嵌入时钟的信号的幅度与参考电压相比较来恢复奇数和偶数数据流；以及通过检测奇数和偶数嵌入时钟的信号的幅度极性被反转的时刻来恢复该时钟的同步信息。所述参考电平电压可以包括正极性的第一电平电压、正极性的第二电平电压、负极性的第一电平电压以及负极性的第二电平电压。可以通过改变极性来调制所述奇数和偶数数据流。当所述奇数和偶数数据流的数据值为"r时，该奇数和偶数数据流可以被转换成正极性的第一电平电压或负极性的第一电平电压；当所述奇数和偶数数据流的数据值为"0"时，该奇数和偶数数据流可以被转换成正极性的第二电平电压或负极性的第二电平电压。所述参考电压可以包括第一参考电压和第二参考电压，该第一参考电压具有正极性的第一电平电压和正极性的第二电平电压的中间值；该第二参考电压具有负极性的第一电平电压和负极性的第二电平电压的中间值。可以通过将奇数和偶数嵌入时钟的信号的幅度电压与参考电压相比较来恢复所述奇数和偶数数据流。根据本发明的又一方面，提供了一种使用嵌入时钟的信号来串行通信的装置，该装置包括嵌入时钟的信号发生器，用于产生数据信号和数据条信号，它们根据相对位置而显示数据流，并且当输入外部时钟时，通过均衡(equalize)该数据信号和数据条信号来产生嵌入时钟的数据信号和嵌入时钟的数据条信号；以及嵌入时钟的信号恢复单元，用于根据该嵌入时钟的数据信号和嵌入时钟的数据条信号的相对位置来恢复该数据信号和数据条信号，并通过检测该嵌入时钟的数据信号和嵌入时钟的数据条信号被均衡的时刻来恢复所述时钟的同步信息。该数据信号和数据条信号可以具有彼此反转的相位。所述嵌入时钟的信号发生器可以包括数据信号发生器，用于产生数据信号；数据条信号发生器，用于产生数据条信号；嵌入时钟的控制单元，用于响应于该时钟产生均衡该数据信号和数据条信号的控制信号；以及时钟嵌入单元，用于响应于该控制信号均衡该数据信号和数据条信号。该嵌入时钟的信号恢复单元可以包括数据流恢复单元，用于通过接收并比较该嵌入时钟的数据信号和嵌入时钟的数据条信号来恢复该数据流；以及时钟同步恢复单元，用于通过检测该嵌入时钟的数据信号和嵌入时钟的数据条信号被均衡的时刻来恢复所述时钟的同步信息。根据本发明的另一方面，提供了一种使用嵌入时钟的信号来串行通信的方法，该方法包括产生根据相对位置而显示数据流的数据信号和数据条信号；响应于时钟通过均衡该^t据信号和数据条信号来产生嵌入时钟的数据信号和嵌入时钟的数据条信号；根据该嵌入时钟的数据信号和嵌入时钟的数据条信号的相对位置来恢复该数据信号和数据条信号；以及通过检测该嵌入时钟的数据信号和嵌入时钟的数据条信号被均衡的时刻来恢复所述时钟的同步信息。当数据流为"1"时，可以产生具有第一电平电压的数据信号和第二电平电压的数据条信号；当数据流为"0"时，可以产生具有第二电平电压的数据信号和具有第一电平电压的数据条信号。该第一电平电压和第二电平电压可以具有彼此反转的极性。当数据流为"1"时，该第一电平电压可以大于第二电平电压；当数据流为"0"时，该第一电平电压可以小于该第二电平电压。当数据信号大于数据条信号时，可以恢复出数据值"1";当数据信号小于数据条信号时，可以恢复出数据值"0"。可以检测数据信号与数据条信号相同的时间点以提供时钟同步。通过以下参考附图的说明，可以更详细地理解本发明的示范性实施例，其中图1是根据本发明的一个示范性实施例的使用嵌入时钟的信号来串行通信的装置的框图；图2是图1中所示的嵌入时钟的信号发生器的框图；图3是图2中所示的偶数嵌入时钟的信号发生器的示范性电路图；图4是图1中所示的嵌入时钟的信号恢复单元的框图；图5是图4中所示的奇数嵌入时钟的信号恢复单元的框图；图6是示出根据本发明的示范性实施例的使用嵌入时钟的信号来串行通信的方法的流程图；图7是示出根据本发明的示范性实施例而产生的嵌入时钟的信号的图；图8是根据本发明的一个示范性实施例的使用嵌入时钟的信号来串行通信的装置的框图；图9是图8中所示的嵌入时钟的信号发生器的示范性电路图；图IO是图8中所示的嵌入时钟的信号恢复单元的框图；图11是示出根据本发明的另一个实施例的使用嵌入时钟的信号来串行通信的方法的流程图；以及图12是示出根据本发明的一个示范性实施例而产生的嵌入时钟的信号的图。具体实施方式图1是根据本发明的一个示范性实施例的使用嵌入时钟的信号来串行通信的装置的框图。如图1所示，该使用嵌入时钟的信号来串行通信的装置100包括发送设备110和接收设备150。发送设备110发送通过将时钟CLK信息嵌入到数据流DATASTREAM中而产生的嵌入时钟的数据信号E—DATA—C和O—DATA—C至接收设备150。发送设备110包括数据划分器112、嵌入时钟的信号发生器120以及发射器114。数据划分器112将从外部提供的数据流DATASTREAM分成奇数数据O一D流和偶数数据E一D流，并将它们提供给嵌入时钟的信号发生器120。嵌入时钟的信号发生器120对从数据划分器112提供的奇数数据O—D流和偶数数据E—D流进行脉冲幅度调制(PAM),同时通过将从外部接收的时钟CLK信息嵌入到奇数数据O—D流和偶数数据E—D流中来产生嵌入时钟的信号O—D—C和E—D—C,并将它们提供给发射器114。脉冲幅度调制(PAM)执行分别将奇数数据0—D和偶数数据E—D转换成具有显示0和1的两个正极性幅度的信号和具有显示0和1的两个负极性幅度的信号。在脉冲幅度调制的奇数数据O—D流和偶数数据E—D流的极性被从正反转为负或从负反转为正的时候嵌入该时钟CLK信息。发射器114将从嵌入时钟的信号发射器120施加的嵌入时钟的信号O—D—C和E—D—C转换成嵌入时钟的数据信号E—DATA—C和O—DATA—C,并通过两根传输线将它们发送到接收设备150。发射器114执行緩沖功能以通过这两根传输线以差分信号的形式同时发送嵌入时钟的信号O—D—C和E一D一C。发射器114放大嵌入时钟的信号0_D—C和E—D一C，以将它们转换成适合传输的嵌入时钟的数据信号E—DATA一C和O—DATA—C。接收设备150由从发射器114发送的嵌入时钟的数据信号E—DATA—C和O—DATA—C中恢复出时钟同步信号C—Sync、奇数数据O—D流、以及偶数数据E一D流。接收设备150包括接收器152、嵌入时钟的信号恢复单元160、数据合成器154、以及时钟脉冲发生器156。接收器152将从发射器114通过两根传输线提供的嵌入时钟的数据信号E—DATA一C和O—DATA—C转换成嵌入时钟的信号0—D_C和E一D一C,并将它们提供给嵌入时钟的信号恢复单元160。接收器152将嵌入时钟的数据信号0_DATA—C和E—DATA—C转换成具有嵌入时钟的信号恢复单元160能够处理的信号电平的嵌入时钟的信号0_D—C和E—D_C。嵌入时钟的信号恢复单元160从由接收器152施加的嵌入时钟的信号O—D—C和E—D—C中恢复出时钟同步信号C—Sync、奇数数据O—D流和偶数数据E—D流。并将它们分别提供给时钟脉冲发生器156以及数据合成器154。嵌入时钟的信号恢复单元160通过将嵌入时钟的信号O—D—C和E—D—C的幅度与参考电压电平相比较来恢复出奇数数据O—D流和偶数数据E—D流。该嵌入时钟的信号O—D—C和E—D_C分别与由嵌入时钟的信号发生器120所产生的、具有显示O和1的两个正极性幅度的脉冲幅度调制信号和具有显示O和1的两个负极性幅度的脉沖幅度调制信号对应。该参考电压用于检测显示为O和1的两个正极性幅度和显示为O和1的两个负极性幅度。在嵌入时钟的信号O一D一C和E—D—C的极性从正反转为负或从负反转为正的时间点，嵌入时钟的信号恢复单元160产生时钟同步信号C_Sync，并将该时钟同步信号提供给时钟脉沖发生器156。数据合成器154将从嵌入时钟的信号恢复单元160提供的奇数数据O—D流和偶数数据E—D流合成，以产生数据流DATASTREAM。时钟脉冲发生器156产生与从嵌入时钟的信号恢复单元160发送的时钟同步信号C—Sync同步的时钟CLK。图2是图1中所示的嵌入时钟的信号发生器120的框图。如图2所示，嵌入时钟的信号发生器120包括奇数嵌入时钟的信号发生器121和偶数嵌入时钟的信号发生器125。奇数嵌入时钟的信号发生器121接收奇数数据O一D流和时钟CLK并产生其中嵌入有时钟CLK信息的奇数嵌入时钟的信号O—D_C。奇数嵌入时钟的信号发生器121包括时钟信息插入器122、正极性信号发生器123以及负极性信号发生器124。时钟信息插入器122响应于时钟CLK切换该奇数数据OD流以交替地将该奇数数据O—D流提供给正极性信号发生器123或负极性信号发生器124。时钟信息插入器122在奇数时钟脉冲的高电平将奇数数据O—D流提供给正极性信号发生器123，在偶数时钟脉冲的高电平将奇数数据O一D流提供给负极性信号发生器124。时钟信息插入器122在通过响应于时钟CLK切换该奇数数据0_D流以交替地将该奇数数据0_D流提供给正极性信号发生器123或负极性信号发生器124而使得奇数数据O—D的极性被反转的时间点将时钟CLK信息嵌入到奇数数据0—D流中。正极性信号发生器123将从时钟信息插入器122提供的奇数数据O—D流脉冲幅度调制(PAM)为具有两个正极性幅度的信号，并将该信号作为奇数嵌入时钟的信号O—D一C输出。这两个正极性幅度分别与该奇数数据O—D能够具有的O和1对应。负极性信号发生器124将从时钟信息插入器122提供的奇数数据O—D流脉沖幅度调制(PAM)为具有两个负极性幅度的信号，并将该信号作为奇数嵌入时钟的信号0_D_C输出。这两个负极性幅度分别与该奇数数据O—D能够具有的O和1对应。偶数嵌入时钟的信号发生器125接收偶数数据E—D流和时钟CLK并产生其中嵌入有时钟CLK信息的偶数嵌入时钟的信号E—D一C。偶数嵌入时钟的信号发生器125包括时钟信息插入器126、正极性信号发生器127以及负极性信号发生器128。时钟信息插入器126响应于时钟CLK切换该偶数数据E_D流以交替地将该偶数数据E—D流提供给负极性信号发生器128或正极性信号发生器127。时钟信息插入器126在奇数时钟脉沖的高电平将偶数数据E—D流提供给负极性信号发生器128，在偶数时钟脉沖的高电平将偶数数据E—D流提供给正极性信号发生器127。时钟信息插入器126在通过响应于时钟CLK切换该偶数数据E—D流以交替地将该偶数数据E—D流提供给负极性信号发生器128或正极性信号发生器127而使得偶数数据E—D的极性被反转的时间点将时钟CLK信息嵌入到偶数数据E一D中。正极性信号发生器127将从时钟信息插入器126提供的偶数数据E一D流脉沖幅度调制(PAM)为具有两个正极性幅度的信号，并将该信号作为偶数嵌入时钟的信号E—D—C输出。这两个正极性幅度分别与该偶数数据E—D能够具有的O和l对应。负极性信号发生器128将从时钟信息插入器126提供的偶数数据E—D流脉沖幅度调制(PAM)为具有两个负极性幅度的信号，并将该信号作为偶数嵌入时钟的信号E_D—C输出。这两个负极性幅度分别与该偶数数据E—D能够具有的O和1对应。图3是图2中所示的偶数嵌入时钟的信号发生器125的示范性电路图。如图3所示，偶数嵌入时钟的信号发生器125接收偶数数据E—D流和时钟CLK并产生其中嵌入有时钟CLK信息的偶数嵌入时钟的信号E—D一C。偶数嵌入时钟的信号发生器125包括时钟信息插入器126、正极性信号发生器127以及负极性信号发生器128。时钟信息插入器126包括开关信号发生器F-F,用于产生开关信号SWSIG,该开关信号SWSIG在时钟CLK的奇数高电平时被使能，在时钟CLK的偶数高电平时被无效；时钟插入信号发生器129,用于产生时钟插入信号INCLK,以确保嵌入的时钟CLK信息的余量(margin);输入控制晶体管PT1，用于响应于时钟插入信号INCLK控制偶数数据E—D流的输入；以及极性交替晶体管NT1和PT2，用于响应于开关信号SWSIG而将偶数数据E—D流交替地提供给负极性信号发生器128和正极性信号发生器127。开关信号发生器F-F可以是D触发器，该D触发器包括接收时钟CLK的时钟端、连接到数据端D的反相输出端百、以及输出开关信号SWSIG的输出端Q。时钟插入信号发生器129包括延迟单元D,用于延迟开关信号SWSIG;以及异或门XOR,用于对开关信号SWSIG和延迟的开关信号SWSIG—D进行异或运算，并将结果作为时钟插入信号INCLK提供。延迟单元D的延迟时间与嵌入的时钟CLK信息的余量对应。输入控制晶体管PT1可以是PMOS晶体管，该PMOS晶体管包括接收时钟插入信号INCLK的控制端、为其提供偶数数据E—D的输入端以及连接到极性交替晶体管NT1和PT2的输入端的输出端。极性交替晶体管NT1和PT2包括当开关信号SWSIG被使能时将偶数数据E一D提供给负极性信号发生器128的晶体管NT1，以及当开关信号SWSIG被无效时将偶数数据ED提供给正极性信号发生器127的晶体管PT2。正极性信号发生器127包括晶体管NT2和晶体管PT3,其中当从时钟信息插入器126发送的偶数数据E—D为"1"时，晶体管NT2将正极性的第一电平电压VH1提供为偶数嵌入时钟的信号E一D一C,当从时钟信息插入器126发送的偶数数据E—D为"0"时，晶体管PT3将正极性的第二电平极性电压VH2提供为偶数嵌入时钟的信号E—D_C。负极性信号发生器128包括晶体管NT3和晶体管PT4,其中当从时钟信息插入器126发送的偶数数据E—D为"1"时，晶体管NT3将负极性的第一电平电压VL1提供为偶数嵌入时钟的信号E一D—C,当从时钟信息插入器126发送的偶数数据E—D为"0"时，晶体管PT4将负极性的第二电平电压VL2提供为偶数嵌入时钟的信号E—D—C。由于本领域技术人员从偶数嵌入时钟的信号发生器125的配置中可以容易地获得奇数嵌入时钟的信号发生器121,因此将略去对其的详细描述。图4是图1中所示的嵌入时钟的信号恢复单元160的框图。如图4所示，嵌入时钟的信号恢复单元160包括奇数嵌入时钟的信号恢复单元162、偶数嵌入时钟的信号恢复单元168以及时钟同步信号发生器166。奇数嵌入时钟的信号恢复单元162从奇数嵌入时钟的信号O—D—C中恢复出奇数数据O一D流和第一时钟信息信号CJNF1。该第一时钟信息信号C—INF1指示奇数数据0_D流的极性被反转的时间。偶数嵌入时钟的信号恢复单元168从偶数嵌入时钟的信号E—D—C中恢复出偶数数据E一D流和第二时钟信息信号C—INF2。该第二时钟信息信号C—INF2指示偶数数据E一D流的极性被反转的时间。时钟同步信号发生器166使用从奇数嵌入时钟的信号恢复单元162施加的第一时钟信息信号C—INF1和从偶数嵌入时钟的信号恢复单元168发送的第二时钟信息信号CJNF2来产生时钟同步信号C—Sync。该第一时钟信息信号C—INF1是由奇数嵌入时钟的信号发生器121嵌入的时钟信息，第二时钟信息信号C_INF2是由偶数嵌入时钟的信号发生器125嵌入的时钟信息。因而，第一时钟信息信号C—INF1和第二时钟信息信号C—INF2的反转时间彼此交错(cross),时钟同步信号发生器166可以检测出交错点的发生以提供时钟同步信号C一Sync。图5是图4中所示的奇数嵌入时钟的信号恢复单元162的框图。如图5所示，奇数嵌入时钟的信号恢复单元162包括奇数数据检测器163和第一时钟信息检测器164。奇数数据检测器163从奇数嵌入时钟的信号O—D—C中恢复出奇数数据O—D流。奇数数据检测器163将奇数嵌入时钟的信号O—D—C的幅度分别与第一和第二参考电压VREF1和VREF2相比较。该第一和第二参考电压VREF1和VREF2提供了从发送设备110发送到接收设备150的信号电平的减小的余量。第一参考电压VREF1可以是正极性的第一电平电压VH1和正极性的第二电平电压VH2之间的中间值，第二参考电压VREF2可以是负极性的第一电平电压VL1和负极性的第二电平电压VL2之间的中间值。奇数数据检测器163将奇数嵌入时钟的信号0—D_C的幅度与第一参考电压VREF1相比较。当奇数嵌入时钟的信号O—D—C的幅度大于第一参考电压VREF1时，奇数数据检测器163输出"1"作为奇数数据0一D;当奇数嵌入时钟的信号0_D—C的幅度小于第一参考电压VREF1时，奇数数据检测器163输出"0"作为奇数数据O一D。当从第一时钟信息检测器164提供第一时钟信息C—INF1时，奇数数据检测器163将奇数嵌入时钟的信号0_D—C的幅度与第二参考电压VREF2相比较。当奇数嵌入时钟的信号O—D—C的幅度大于第二参考电压VREF2时，奇数数据检测器163输出"0"作为奇数数据0—D;当奇数嵌入时钟的信号O—D—C的幅度小于第二参考电压VREF2时，奇数数据检测器163输出"1"作为奇数数据0—D。第一时钟信息检测器164接收奇数嵌入时钟的信号O—D一C并恢复出第一时钟信息C—INF1。第一时钟信息检测器164检测奇数嵌入时钟的信号O—D—C的幅度的极性被反转的时刻，并提供第一时钟信息信号C—INFl。例如，第一时钟信息检测器164检测与正极性的第一电平电压VH1或正极性的第二电平电压VH2—致的奇数嵌入时钟的信号O—D一C的幅度与负极性的第一电平电压VL1或负极性的第二电平电压VL2—致的时刻。第一时钟信息检测器164包括差分放大器，用于将奇数嵌入时钟的信号O—D—C的幅度与参考电压相比较。该参考电压可以是正极性的第一电平电压VH1和负极性的第一电平电压VL1之间的中间值，或是正极性的第二电平电压VH2和负极性的第二电平电压VL2之间的中间值。信的方法的流程图。参照图6,根据本发明的示范性实施例的使用嵌入时钟的信号来串行通信的方法包括数据划分步骤(SIOO)、脉沖幅度调制步骤(S120)、时钟信息插入步骤(S130)、发送步骤(S140)、接收步骤(S200)、脉沖幅度解调步骤(S210)、时钟信息恢复步骤(S220)以及时钟产生步骤(S230)。数据划分步骤(S100)将数据流DATASTREAM分成奇数数据0—D流和偶数数据E—D流。脉沖幅度调制步骤(S120)通过改变与奇数数据O一D流和偶数数据E—D流对应的幅度的极性来分别对该奇数数据O—D流和偶数数据E—D流进行脉沖幅度调制(PAM)。脉沖幅度调制(PAM)可以是具有与各个奇数数据O—D和偶数数据E—D对应的四个幅度电平的4-PAM。这四个幅度电平包括正极性的第一电平电压VH1、正极性的第二电平电压VH2、负极性的第一电平电压VL1和负极性的第二电平电压VL2。例如，当奇数数据CLD为"1"时，相应的幅度是正极性的第一电平电压VHl或负极性的第一电平电压VL1;当奇数数据0—D为"0"时，相应的幅度是正极性的第二电平电压VH2或负极性的第二电平电压VL2。在脉沖幅度调制步骤(S120)中，当与奇数数据O—D对应的幅度被选择作为正极性电压时，与偶数数据E一D对应的幅度可以被选择作为负极性电压，以使得奇数数据O—D和偶数数据E一D的脉沖幅度调制的信号的极性彼此相反。时钟信息插入步骤(S130)响应于时钟CLK将与奇数数据O一D流和偶数数据E—D流对应的幅度的极性反转，以执行脉沖幅度调制(PAM)并产生嵌入时钟的信号O—D_C和E_D—C。在与奇数数据O一D流和偶数数据EJD流对应的幅度的极性被反转的时刻嵌入时钟CLK信息。例如，当奇数数据0—D为"1"或"0"时，时钟信息插入步骤(S130)对奇数数据O一D进行脉沖幅度调制(PAM)，以具有与正极性的第一电平电压VHl或正极性的第二电平电压VH2对应的幅度。接着，当输入时钟CLK的高电平周期时，时钟信息插入步骤(S130)对奇数数据O一D进行脉冲幅度调制(PAM),以具有与负极性的第一电平电压VL1或负极性的第二电平电压VL2对应的幅度。，因而，在与奇数数据0_D对应的幅度的极性被反转的时间点可以嵌入时钟CLK信息。偶数数据ED被脉冲幅度调制为具有与负极性电平电压对应的幅度，并且当输入时钟CLK的高电平时段时，该偶数数据E—D被脉冲幅度调制为具有与正极性电压对应的幅度。即，当输入时钟CLK的高电平时段时，奇数数据0_D流和偶数数据E—D流的幅度的极性被反转，以被脉冲幅度调制为具有与不同的极性电压对应的幅度。对于此的原因是将要以差分信号的形式将嵌入时钟的信号O一D一C和E—D—C发送到接收器。发送步骤(S140)通过两个传输线将嵌入时钟的信号O—D—C和E—D一C发送到接收器。发送步骤(S140)包括通过緩冲和放大该嵌入时钟的信号0一D—C和E—D—C来产生嵌入时钟的数据信号E—DATA一C和O—DATA—C。接收步骤(S200)接收该嵌入时钟的数据信号E_DATA—C和0一DATA一C并将它们转换成嵌入时钟的信号0_D—C和E—D一C。脉冲幅度解调步骤(S210)从嵌入时钟的信号O—D一C和E—D—C中分别恢复出奇数数据0_D流和偶数数据E—D流。该嵌入时钟的信号O一D一C和E—D—C具有与各个奇数数据O—D和偶数数据E—D对应的四个幅度电平，包括正极性的第一电平电压VH1、正极性的第二电平电压VH2、负极性的第一电平电压VL1和负极性的第二电平电压VL2。因而，脉冲幅度解调步骤(S210)通过将嵌入时钟的信号O—D—C和E—D_C的幅度与参考电压相比较来分别恢复出奇数数据0_D流和偶数数据E一D流。该参考电压包括第一参考电压VREF1和第二参考电压VREF2。例如，当奇数嵌入时钟的信号0_D—C的幅度大于第一参考电压VREF1对，脉冲幅度解调步骤(S210)输出"1"作为奇数数据O一D;当奇数嵌入时钟的信号O一D一C的幅度小于第一参考电压VREF1时，脉冲幅度解调步骤(S210)输出"0"作为奇数数据CUD。当从第一时钟信息检测器164提供第一时钟信息时，脉冲幅度解调步骤(S210)将奇数嵌入时钟的信号O—D—C的幅度与第二参考电压VREF2相比较，并当奇数嵌入时钟的信号0_D—C的幅度大于第二参考电压VREF2时，脉沖幅度解调步骤(S210)输出"0"作为奇数数据0—D;当奇数嵌入时钟的信号O—D—C的幅度小于第二参考电压VREF2时，脉冲幅度解调步骤(S210)输出"1"作为奇数数据CUD。时钟信息恢复步骤(S220)检测应用于嵌入时钟的信号O一D一C和E—D—C的参考电压电平的极性被反转的时刻，并提供时钟同步信号C_Sync。例如，时钟信息恢复步骤(S220)检测与正极性的第一电平1电压VH1或正极性的第二电平电压VH2—致的奇数嵌入时钟的信号O—D—C的幅度与负极性的第一电平电压VL1或负极性的第二电平电压VL2—致的时刻，并提供第一时钟信息C—INF1。时钟信息恢复步骤(S220)产生第一时钟信息信号C—INF1和第二时钟信息信号CJNF2,检测第一时钟信息信号C一IKF1和第二时钟信息信号C一INF2彼此交错从而被反转的时刻，并提供时钟同步信号C—Sync。时钟产生步骤(S230)通过同步该时钟同步信号C—Sync来产生时钟CLK。通过上述过程，时钟CLK信息可以被嵌入到数据流DATASTREAM中然后净皮发送并被恢复。图7是示出根据本发明的示范性实施例的通过将一个时钟脉冲嵌入到每个8位的数据中所产生的嵌入时钟的信号的图。如图7所示，嵌入时钟的数据信号O—DATA—C和E—DATA—C具有数据流DATASTREAM值为"00100111"和"11001001"，其中在该8位数据之后嵌入一个时钟脉沖信息。奇数嵌入时钟的数据信号0_DATA—C具有正极性电压VH2、VH1、VH2和VH1以及负极性电压VL1、VL2、VL1和VL2,它们是与"0101"和"1010"对应的脉沖幅度调制电平。在脉冲幅度调制电平从正极性电压被反转为负极性电压的时间点嵌入该时钟CLK信息。偶数嵌入时钟的数据信号E—DATA—C具有负极性电压VL2、VL2、VL1和VL1以及正极性电压VH1、VH2、VH2和VH1,它们是与"0011"和"1001"对应的脉冲幅度调制电平。在脉冲幅度调制电平从负极性电压被反转为正极性电压的时间点嵌入该时钟CLK信息。因而，接收器通过检测奇数嵌入时钟的数据信号O—DATA—C和偶数嵌入时钟的数据信号E—DATA—C彼此交错从而被反转的时刻而能够检测出嵌入的时钟的同步。在本实施例中，尽管参照一个时钟脉沖被嵌入到被4脉冲幅度调制的每个8位数据中的情况进行了描述，但是本发明不限于此，而一个时钟脉冲可以被嵌入到每个10位数据、16位数据或20位数据中。在本发明的此示范性实施例中，脉冲幅度电平与凄t据流DATASTREAM对应的映射关系可以如下表1所示<table>tableseeoriginaldocumentpage19</column></row><table>根据表l所示的映射关系，执行8位数据的脉沖幅度调制，转换与数据流DATASTREAM对应的幅度的极性，从而嵌入一个时钟脉冲。因而，脉冲幅度电平与嵌入了一个时钟脉冲后的数据流DATASTREAM对应的映射关系可以如下表2所示<table>tableseeoriginaldocumentpage19</column></row><table>在调制的脉冲幅度电平和解调的数据流之间的映射关系可以如下表3所示:<table>tableseeoriginaldocumentpage19</column></row><table>根据表3所示的映射关系，执行8位数据的脉冲幅度解调，并通过检测嵌入时钟的数据OJDATA_C和E—DATA—C的幅度的极性被转换的时刻来恢复出时钟CLK。这里，VREF1是第一参考电压，VREF2是第二参考电压。在恢复出时钟CLK后，第二参考电压VREF2用于恢复奇数嵌入时钟的数据O—DATA—C，第一参考电压VREF1用于恢复偶数嵌入时钟的数据E—DATA—C。在恢复出时钟CLK之后，调制的脉冲幅度电平与解调的数据流之间的映射关系可以如下表4所示表4奇数嵌入时钟的数据奇数数据偶数嵌入时钟的数据偶数数据(O—DATA—C)(O一D)(E—DATA一Q(E—D)O—DATA一C〉VREF20E—DATA—C<VREF10O一DATA一C>VREF20E_DATA_C〉VREF110—DATA一C<VREF21E一DATA一C〈VREF10O一DATA一C<VREF21E—DATA—C〉VREF11因而，根据本发明的示范性实施例的串行通信的方法能够将时钟信息嵌入在利用4脉冲幅度调制(4-PAM)的、在一个符号周期内发送2位的数据流DATASTREAM中。装置的框图。根据本发明的示范性实施例的使用嵌入时钟的信号来串行通信的装置包括发送设备210和接收设备250。发送设备210发送通过将时钟CLK信息嵌入到数据流DATASTREAM中而产生的嵌入时钟的数据信号DATA_C和DATA—B一C至接收设备250。发送设备210包括嵌入时钟的信号发生器220以及发射器212。嵌入时钟的信号发生器220产生与数据流DATASTREAM对应的数据信号DATA和数据条(bar)信号DATA一B,同时通过将从外部提供的时钟CLK信息嵌入到数据信号DATA和数据条信号DATA一B中来产生嵌入时钟的信号DC和DBC，并将它们提供给接收设备250。数据条信号DATAB是具有与数据信号DATA相反的相位的信号。嵌入时钟的信号发生器220根据数据信号DATA和数据条信号DATA一B的相对位置来显示数据流DATASTREAM的数据。例如，当数据为"1"时，数据信号DATA大于数据条信号DATA_B，反之，当数据为"0"时，数据信号DATA小于数据条信号DATA一B。此外，嵌入时钟的信号发生器220在数据信号DATA和数据条信号DATA一B被均衡的时间点嵌入时钟CLK信息。发射器212将从嵌入时钟的信号发生器220施加的嵌入时钟的信号D—C和D—B—C转换成嵌入时钟的数据信号DATA—C和DATA—B一C,并通过两根传输线将它们发送到接收设备250。发射器212执行缓冲功能以通过这两根传输线以差分信号的形式同时发送嵌入时钟的数据信号DATA—C和DATA—B—C。此外，发射器212放大嵌入时钟的信号D—C和D—B—C,以将它们转换成适合传输的嵌入时钟的数据信号DATA_C和DATA—B—C。接收设备250由从发射器212发送的嵌入时钟的数据信号DATA一C和DATA—B—C中恢复出时钟同步信号C—Sync和数据流DATASTREAM。接收设备250包括接收器252、嵌入时钟的信号恢复单元260、以及时钟脉沖发生器254。接收器252将从发射器212通过两根传输线提供的嵌入时钟的数据信号DATA—C和DATA—B—C转换成嵌入时钟的信号D一C和D—B—C,并将它们提供给嵌入时钟的信号恢复单元260。接收器252将嵌入时钟的数据信号DATA—C和DATA—B—C转换成具有嵌入时钟的信号恢复单元260能够处理的信号电平的嵌入时钟的信号D—C和D—B—C。嵌入时钟的信号恢复单元260从由接收器252发送的嵌入时钟的信号D_C和D—B—C中恢复出时钟同步信号C—Sync和数据流DATASTREAM,并将时钟同步信号C—Sync提供给时钟脉沖发生器254。时钟脉冲发生器254产生与时钟同步信号C—Sync同步的时钟CLK。图9是图8中所示的嵌入时钟的信号发生器220的示范性电路图。如图9所示，嵌入时钟的信号发生器220包括数据信号发生器222、数据条信号发生器224、时钟嵌入控制单元226以及时钟嵌入单元228。数据信号发生器222接收数据流DATASTREAM并产生数据信号DATA。数据信号发生器222包括晶体管NTl,当数据流DATASTREAM的数据为"1"时，其提供正极性电压VH作为数据信号DATA;晶体管PT1当数据流DATASTREAM的数据为"0"时，其提供负极性电压VL作为数据信号DATA。数据条信号发生器224接收数据流DATASTREAM并产生数据条信号DATA—B。数据条信号发生器224包括反相器INV，其将数据流DATASTREAM的数据的相位反相并输出该反相的数据；晶体管NT2,当反转器的输出为'T，时，该晶体管提供正极性电压VH作为数据条信号DATA—B;以及晶体管PT2，当反转器的输出为"0"时，该晶体管提供负极性电压VL作为数据条信号DATA_B。时钟嵌入控制单元226响应于时钟CLK产生用于均銜-it据信号DATA和数据条信号DATA—B的控制信号CNTL，并将该控制信号CNTL提供给时钟嵌入单元228。具体地，时钟嵌入控制单元226包括D触发器F-F,其具有接收时钟CLK的时钟端、连接到数据端D的反相输出端/Q、以及输出反转信号CONV的输出端Q;延迟单元D，用于延迟反转信号CONV以产生反转延迟信号CONV—D;以及异或门XOR,用于对反转信号CONV和反转延迟信号CONV一D进行异或运算，并将结果作为控制信号CNTL提供。延迟单元D的延迟时间与通过均衡嵌入的时钟CLK信息的余量对应。时钟嵌入单元228响应于控制信号CNTL通过均衡数据信号DATA和数据条信号DATA—B来嵌入时钟CLK信息。时钟嵌入单元228包括晶体管PT3和PT4，用于在控制信号CNTL被使能时阻止数据信号发生器222的数据信号DATA的输入和数据条信号发生器224的数据条信号DATA—B的输入；多个锁存器(latch)LAT,其连接到各个晶体管的输出端；以及晶体管NT3,用于将数据信号DATA线电连接到数据条信号DATA—B线，以在控制信号CNTL被使能时均衡数据信号DATA和数据条信号DATA—B。图IO是图8中所示的嵌入时钟的信号恢复单元260的框图。如图10所示，嵌入时钟的信号恢复单元260包括数据流恢复单元262和时钟同步检测器264。数据流恢复单元262从嵌入时钟的信号D_C和D—B—C中恢复出数据流DATASTREAM。数据流恢复单元262根据作为差分信号的嵌入时钟^信号D_C和D—B_C的相对位置恢复出数据流DATASTREAM。例如，lt据流恢复单元262将嵌入时钟的信号D—C和D—B—C互相比较，并当D—C大于D—B—C时，恢复出数据流DATASTREAM为"1";或当D—C、于D—B—C时，恢复出数据流DATASTREAM为"0"。可以通过差分放大器接收、比较以及输出嵌入时钟的信号D一C和D—B—C来实现数据流恢复单元262。时钟同步检测器264从作为差分信号的嵌入时钟的信号D_C和D—B—C中检测出均衡的部分，并将该结果提供为时钟同步信号C—Sync。时钟同步检测器264将嵌入时钟的信号D—C和D—B_C互相比较，并当D—C和D—B—C彼此相等时，产生时钟同步信号C—Sync。时钟同步检测器264能够使用在嵌入时钟的信号D—C和D—B_C的最大电平与(D—C+D—B—C)/2电平之间的第一参考电平电压VH—REF以及在嵌入时钟的信号D—C和D—B—C的最小电平与(D—C+D—B—C)/2电平之间的第二参考电平电压VL—REF来检测出时钟同步信号C—Sync。例如，在嵌入时钟的信号D—C小于第一参考电平电压VH—REF而嵌入时钟的信号D—B—C大于第二参考电平电压VL—REF的情况下，时钟同步检测器264产生时钟同步信号C—Sync。甚至在嵌入时钟的信号D—C大于第二参考电平电压VL—REF而嵌入时钟的信号D—B—C小于第一参考电平电压VH—REF的情况下，时钟同步才企测器264也如上相同的方式#:作。通信的方法的流程图。如图11所示，根据本发明的示范性实施例的使用嵌入时钟的信号来串行通信的方法包括差分信号产生步骤(S300)、时钟信息插入步骤(S310)、发送步骤(S320)、接收步骤(S400)、数据流恢复步骤(S楊)、时钟信息恢复步骤(S420)以及时钟产生步骤(S430)。差分信号产生步骤(S300)产生与数据流DATASTREAM对应的数据信号DATA和数据条信号DATA—B，并根据数据信号DATA和数据条信号DATA—B的相对位置来显示数据流DATASTREAM的数据。例如，当数据流DATASTREAM的数据为"1"时，差分信号产生步骤(S300)产生具有正极性电压VH的数据信号DATA和具有负极性电压VL的数据条信号DATA一B,从而数据信号DATA大于数据条信号DATA—B。反之，当数据流DATASTREAM的数据为"0"时，差分信号产生步骤(S300)产生具有负极性电压VL的数据信号DATA和具有正极性电压VH的数据条信号DATA_B,从而数据信号DATA小于数据条信号DATA—B。时钟信息插入步骤(S310)响应于时钟CLK通过均衡数据信号DATA一B而将时钟CLK信息嵌入在数据信号DATA和数据条信号DATA—B中，并将它们提供为嵌入时钟的信号D一C和D—B一C。例如，当输入时钟CLK的高电平时段时，时钟信息插入步骤(S310)均衡数据信号DATA和数据条信号DATA—B，以输出具有数据信号DATA和数据条信号DATA—B之间的中间值的信号。发送步骤(S320)緩冲并放大嵌入时钟的信号D—C和D_B—C,以产生作为差分信号的嵌入时钟的数据信号DATA—C和DATA—B_C,并通过两根传输线将它们发送到接收器252。接收步骤(S400)接收嵌入时钟的数据信号DATA—C和DATA—B—C,并将它们转换成嵌入时钟的信号D—C和D—B_C。数据流恢复步骤(S410)根据作为差分信号的嵌入时钟的信号D一C和D—B—C的相对位置从嵌入时钟的信号D—C和D—B一C恢复出数据流DATASTREAM。例如，数据流恢复步骤(S410)将嵌入时钟的信号D一C和D—B_C互相比较，并当D一C大于DJB—C时，恢复出数据流DATASTREAM为"1";当D—C小于D—B一C时，恢复出数据流DATASTREAM为"0"。时钟信息恢复步骤(S420)从作为差分信号的嵌入时钟的信号D一C和DJB—C中检测出相等的部分，并产生时钟同步信号C_Sync。例如，时钟信息恢复步骤(S420)将嵌入时钟的信号D—C和D一B—C互相比较，并当D一C和D—B—C彼此相等时，确定其就是相等的部分，接着产生时钟同步信号C_Sync。此外，时钟信息恢复步骤(S420)能够使用在最大电平电压VH与(VH+VL)/2电平之间的第一参考电平电压VH—REF以及在最小电平电压VL与(VH+VL)/2电平之间的第二参考电平电压VL—REF来检测出时钟同步信号C—Sync。例如，在嵌入时钟的信号D_C大于第二参考电平电压VL一REF而嵌入时钟的信号D—B—C小于第一参考电平电压VH—REF的情况下，时钟信息恢复步骤(S420)确定其就是相等的部分，接着产生时钟同步信号C一Sync。时钟产生步骤(S430)通过与时钟同步信号C一Sync同步来产生时钟CLK。通过上述过程，时钟CLK信息可以被嵌入到数据流DATASTREAM中接着被发送并被恢复。图12是示出根据本发明的示范性实施例的通过将一个时钟脉冲嵌入到每4位数据中而产生的嵌入时钟的信号的图。如图12所示，根据本发明的一个示范性实施例而产生的嵌入时钟的数据信号DATA—C和DATA_B—C具有数据流DATASTREAM值为"1101"和"0110",其中在该4位数据后嵌入时钟脉冲信息。当数据流DATASTREAM的数据值为"1"时，嵌入时钟的数据信号DATA一C具有相对高于嵌入时钟的数据信号DATA—B—C的电压电平，当数据流DATASTREAM的数据值为"0"时，嵌入时钟的数据信号DATA—C具有相对低于嵌入时钟的数据信号DATA—B—C的电压电平。时钟CLK信息被嵌入在嵌入时钟的数据信号DATA—C和DATA—B—C的相等部分，也即，在嵌入时钟的数据信号DATA—C和DATA—B一C的最大电平电压和最小电平电压的中间电平部分。因而，接收设备能够通过检测嵌入时钟的信号的相等部分来检测出嵌入在数据流中的时钟的同步。在此实施例中，尽管参照一个时钟脉沖被嵌入到被转换为差分信号的每个4位数据中的情况进行了描述，但是本发明不限于此，而一个时钟脉冲可以被嵌入到每个8位数据、IO位数据、16位数据或20位数据中。参照图1到7和图8到12描述的使用嵌入时钟的信号来串行通信的方法和装置可以应用于液晶显示设备中的图形控制器和定时控制器之间的接口或定时控制器和驱动器集成电路(IC)之间的接口中。此外，参照图1到7和图8到12描述的使用嵌入时钟的信号来串行通信的方法和装置除了可以应用于液晶显示设备中外，还可以应用于如串行ATA、PCI-E专线、千兆以太网等等各种串行通信中。如上所述，由于本发明的用于串行通信的方法和装置能够使用在作为具有四个电平的脉冲幅度调制的信号的奇数和偶数数据信号的极性被反转的时间点嵌入时钟信息的嵌入时钟的信号，或者使用通过均衡差分信号而嵌入时钟信息的嵌入时钟的信号来执行串行通信，因此不需要专用时钟信道和信道编码。因而，本发明提供了如下有利效果由于消除了时钟信道而降低了电磁干扰(EMI),以及由于缩减了信道编码而节省了2比特开销。尽管参照本发明的特定实施例对本发明进行了上述图示和描述，但本领域技术人员应当理解，在不脱离由所附权利要求书所限定的本发明的精神和范围的情况下，可以对本发明进行形式和细节上的各种修改。权利要求1、一种使用嵌入时钟的信号来串行通信的装置，包括数据划分器，用于将数据流分为奇数和偶数数据流；嵌入时钟的信号发生器，用于通过脉冲幅度调制该奇数和偶数数据流，并且当输入外部时钟时将该脉冲幅度调制的奇数和偶数数据流的极性反转来产生奇数和偶数嵌入时钟的信号；嵌入时钟的信号恢复单元，用于通过分别将该奇数和偶数嵌入时钟的信号的幅度与参考电压相比来恢复该奇数和偶数数据流，并且通过检测该奇数和偶数嵌入时钟的信号的幅度极性被反转的时刻来恢复该时钟的同步信息；以及数据合成器，用于合成奇数和偶数数据流并提供该结果作为数据流。2、如权利要求l所述的装置，其中，该嵌入时钟的信号发生器包括第一信号发生器，用于产生奇数嵌入时钟的信号；以及第二信号发生器，用于产生偶数嵌入时钟的信号，其中，所述第一和第二信号发生器将该奇数和偶数数据流脉沖幅度调制为分别具有不同极性的幅度。3、如权利要求2所述的装置，其中，所述第一信号发生器包括第一正极性信号发生器，用于将该奇数数据流脉沖幅度调制成具有两个正极性幅度的信号；第一负极性信号发生器，用于将该奇数数据流脉沖幅度调制成具有两个负极性幅度的信号；以及第一时钟信息插入器，用于响应于该时钟将该奇数数据流交替切换到所述正极性信号发生器和负极性信号发生器。4、如权利要求3所述的装置，其中，所述第二信号发生器包括第二正极性信号发生器，用于将该偶数数据流脉冲幅度调制成具有两个正极性幅度的信号；第二负极性信号发生器，用于将该偶数数据流脉冲幅度调制成具有两个负极性幅度的信号；以及第二时钟信息插入器，用于响应于该时钟将该偶数数据流交替切换到所述负极性信号发生器和正极性信号发生器。5、一种使用嵌入时钟的信号来串行通信的方法，所述方法包括将数据流分为奇数和偶数数据流；分别将该奇数和偶数数据流脉沖幅度调制为参考电平电压；通过响应于时钟将与该奇数和偶数数据流对应的幅度的极性反转来产生奇数和偶数嵌入时钟的信号；通过分别将奇数和偶数嵌入时钟的信号的幅度与参考电压相比较来恢复奇数和偶数数据流；以及通过检测奇数和偶数嵌入时钟的信号的幅度极性被反转的时刻来恢复该时钟的同步信息。6、如权利要求5所述的方法，其中，所述参考电平电压包括正极性的第一电平电压、正极性的第二电平电压、负极性的第一电平电压以及负极性的第二电平电压。7、如权利要求6所述的方法，其中，通过改变极性来调制所述奇数和偶数数据流。8、如权利要求7所述的方法，其中，当所述奇数和偶数数据流的数据值为"1"时，该奇数和偶数数据流被转换成正极性的第一电平电压或负极性的第一电平电压；当所述奇数和偶数数据流的数据值为"0"时，该奇数和偶数数据流被转换成正极性的第二电平电压或负极性的第二电平电压。9、如权利要求6所述的方法，其中，所述参考电压包括第一参考电压和第二参考电压，该第一参考电压具有正极性的第一电平电压和正极性的第二电平电压之间的中间值；该第二参考电压具有负极性的第一电平电压和负极性的第二电平电压之间的中间值。10、如权利要求9所述的方法，其中，通过将奇数和偶数嵌入时钟的信号的幅度电压与参考电压相比较来恢复所述奇数和偶数数据流。11、一种使用嵌入时钟的信号来串行通信的装置，该装置包括嵌入时钟的信号发生器，用于产生根据相对位置而显示数据流的数据信号和数据条信号，并且当输入外部时钟时，通过均衡该数据信号和数据条信号来产生嵌入时钟的数据信号和嵌入时钟的数据条信号；以及嵌入时钟的信号恢复单元，用于才艮据该嵌入时钟的数据信号和嵌入时钟的数据条信号的相对位置来恢复该数据信号和数据条信号，并通过检测该嵌入时钟的数据信号和嵌入时钟的数据条信号被均衡的时刻来恢复所述时钟的同步信息。12、如权利要求11所述的装置，其中，该数据信号和数据条信号具有彼此相反的相位。13、如权利要求12所述的装置，其中，所述嵌入时钟的信号发生器包括数据信号发生器，用于产生数据信号；数据条信号发生器，用于产生数据条信号；时钟嵌入控制单元，用于响应于该时钟产生均衡该数据信号和数据条信号的控制信号；以及时钟嵌入单元，用于响应于该控制信号均衡该数据信号和数据条信号。14、如权利要求13所述的装置，其中，该嵌入时钟的信号恢复单元包括数据流恢复单元，用于通过接收并比较该嵌入时钟的数据信号和嵌入时钟的数据条信号来恢复该数据流；以及时钟同步恢复单元，用于通过检测该嵌入时钟的数据信号和嵌入时钟的数据条信号被均衡的时刻来恢复所述时钟的同步信息。15、一种使用嵌入时钟的信号来串行通信的方法，该方法包括产生根据相对位置而显示数据流的数据信号和数据条信号；响应于时钟通过均衡该数据信号和数据条信号来产生嵌入时钟的数据信号和嵌入时钟的数据条信号；根据该嵌入时钟的数据信号和嵌入时钟的数据条信号的相对位置来恢复该数据信号和数据条信号；以及通过检测该嵌入时钟的数据信号和嵌入时钟的数据条信号被均衡的时刻来恢复所述时钟的同步信息。16、如权利要求15所述的方法，其中，当数据流为"1"时，产生具有第一电平电压的数据信号和具有第二电平电压的数据条信号；当数据流为"0"时，产生具有第二电平电压的数据信号和具有第一电平电压的数据条信号。17、如权利要求16所述的方法，其中，该第一电平电压和第二电平电压具有彼此反相的极性。18、如权利要求17所述的方法，其中，当数据流为"1"时，该第一电平电压大于该第二电平电压；当数据流为"0"时，该第一电平电压小于该第二电平电压。19、如权利要求18所述的方法，其中，当该数据信号大于该数据条信号时，恢复出数据值"1";当该数据信号小于该数据条信号时，恢复出数据值"0"。20、如权利要求18所述的方法，其中，检测该数据信号与数据条信号相同的时间点以提供时钟同步。全文摘要一种使用嵌入时钟的信号来串行通信的装置，包括数据划分器，用于将数据流分为奇数和偶数数据流；嵌入时钟的信号发生器，用于通过脉冲幅度调制该奇数和偶数数据流，并且当输入外部时钟时将该脉冲幅度调制的奇数和偶数数据流的极性反转来产生奇数和偶数嵌入时钟的信号；嵌入时钟的信号恢复单元，用于通过分别将奇数和偶数嵌入时钟的信号的幅度与参考电压相比来恢复奇数和偶数数据流，并且通过检测奇数和偶数嵌入时钟的信号的幅度极性被反转的时刻来恢复该时钟的同步信息；以及数据合成器，用于合成奇数和偶数数据流并提供该结果作为数据流。文档编号H04L25/02GK101222457SQ20081000263公开日2008年7月16日申请日期2008年1月14日优先权日2007年1月12日发明者李相根申请人:三星电子株式会社