专利名称：一种基于cmos图像传感器的图像采集、回放系统的利记博彩app
技术领域：
本实用新型涉及图像数据采集系统的技术领域，尤其涉及一种基于CMOS图像传感 器的图像采集、回放系统，适用于各种不同的图像采集和回放领域。
技术背景随着图像传感器技术在非接触式测量、遥感遥测、光栅光纤网络解调等领域中应用 越来越多，相应地图像采集系统也应运而生。最先出现的图像采集系统采用摄像机加上 装在计算机上的图像采集卡方式实现图像的采集功能，采用这种方式构建的图像采集系 统体积较大、成本较高，且使用不方便70年代后期，出现了一种微型图像传感器一CCD 电荷耦合器件，由于线阵CCD体积小、输出方式简单，因此在图像采集系统应用领域中， 由CCD图像传感器、图像采集卡组成的图像采集系统应用越来越广泛。随着大规模集成电路技术发展、可编程逻辑器件的出现，以及图像采集系统中图像 采集部分与计算机分离应用需要，逐渐出现了图像传感器CCD与大规模的可编程逻辑器 件组成图像采集部分，通过并口、串口、 USB、网络通信等方法与计算机进行通信构成 了整个图像采集系统。CMOS图像传感器采用成熟的CMOS工艺，将光敏单元、信号放大、 A/D转换、时序控制等单元集成到单一芯片上，从而形成了片上摄像系统，解决了 CCD 图像传感器由于与CMOS工艺不同，不能将时钟驱动、逻辑时序等其它辅助功能与CCD 集成到一块芯片上的难题，解决了CCD图像传感器功耗大，体积也比较大的问题，因此 逐渐出现了 CMOS图像传感器与大规模的可编程逻辑组成的图像采集系统。但是由大规 模的可编程逻辑器件构成的图像采集系统，存在着图像采集方式单一、可重用性差、存 储、通信任务重、没有VGA接口等缺点。 发明内容本实用新型所要解决的技术问题是针对现有技术的现状，提供一种集多种采样方 式、多种通信方式、可重用性强及可靠性好的基于CMOS图像传感器的图像采集、回放 系统。通过CMOS图像传感器、可编程逻辑器件和各种高集成度的驱动芯片组成硬件平 台；通过基于片上总线技术和硬件描述语言开发的CMOS图像采集片上系统，使系统具 有可重用性和适用性，适用于各种不同的基于CMOS图像传感器的图像采集、回放系统。本实用新型解决上述技术问题所采用的技术方案为 一种基于CM0S图像传感器的 图像采集、回放系统，包括CMOS图像传感器，该CM0S图像传感器输出连接有可编程逻 辑器件，可编程逻辑器件内储存有程序化控制的CMOS图像采集片上系统；可编程逻辑 器件输出连接有VGA驱动芯片、USB驱动芯片和并口接口；可编程逻辑器件共享连接有 总线接口 、 SDRAM芯片禾口 SRAM芯片。采取的措施还包括上述的CM0S图像采集片上系统包括内部设计有的总线，该总线互通连接有能控制 CMOS图像传感器图像收集的CMOS数据采集模块，上述的CMOS图像传感器的输出端子电 连接在可编程逻辑器件制有的I/O引脚上。上述的总线互通连接有能控制SRAM芯片的SRAM驱动模块和能控制SDRAM芯片的SDRAM驱动模块；上述的SDRAM芯片和SRAM芯片均能存储CMOS数据采集模块收集的图 像数据。上述的总线互通连接有VGA驱动模块，该VGA驱动模块内描述有VGA协议，并且该 VGA驱动模块输出连接有VGA接口 ， VGA接口输出连接有显示器。上述的总线互通连接有能控制总线接口的总线桥模块，上述的总线接口电连接有能 进行图像数据处理的DSP系统。上述的总线互通连接有并口通信模块，该并口通信模块内描述有EPP并口协议、并 与并口接口相电连接。上述的总线互通连接有USB通讯模块，该USB通讯模块内描述有USB1. 1协议、并 且电连接有USB接口 ； USB接口和并口接口均通信连接有上位机。上述的总线还互通连接有控制CMOS图像采集片上系统的复位、CMOS图像传感器的 设置的控制模块。上述的CMOS图像传感器和可编程逻辑器件均电连接有提供电源动力的稳压电源， 并且该稳压电源还电控制有VGA驱动芯片、USB驱动芯片、并口接口、总线接口、 SDRAM 芯片和SRAM芯片。上述的CMOS图像传感器的输出位为十位，并且输出格式为VGA格式、或SVGA格式； VGA驱动模块内描述有的时序信号包括行同步信号和场同步信号，同步信号和场同步信 号均设置有图像显示区和图像消隐区，该图像消隐区又分为消隐前肩、同步区和消隐后 肩。与现有技术相比，本实用新型的CMOS图像传感器输出连接有可编程逻辑器件，可 编程逻辑器件内储存有程序化控制的CMOS图像采集片上系统；可编程逻辑器件输出连 接有VGA驱动芯片、USB驱动芯片和并口接口；可编程逻辑器件共享连接有总线接口、 SDRAM芯片和SRAM芯片。本实用新型的优点在于采用CMOS图像传感器与可编程逻辑 器件的方法构建一种基于CMOS图像传感器的图像采集、回放系统，使该系统具有可升 级性和可重用性；采用USB1. 1协议与相应的驱动芯片和EPP并口协议组成了系统的通 信接口；采用总线桥接模块、总线接口使系统与DSP系统连接成为可能；采用标准VGA 协议描述的VGA驱动模块、驱动芯片及接口装置，使系统具有现场显示功能；釆用逐点 采样、域值采样算法设计CMOS图像采集片上系统的CMOS图像采集模块，使系统具有逐 点、域值采样能力，使系统适应各种不同的采样应用场合；采用不同的SDRAM芯片、SRAM 芯片作为系统的存储设备，使系统既能适用于大容量存储需求，又能适用于速度较快的 应用场合。
图1是本实用新型实施例的电路连接框架示意图；图2是图1的CMOS图像采集片上系统的连接框架示意图；图3是VGA驱动模块的状态机示意图； 图4是本实用新型实施例的通信接口连接示意图。
具体实施方式
以下结合附图实施例对本实用新型作进一步详细描述。如图1和图4所示的实施例，图标号说明CM0S图像传感器1，可编程逻辑器件2， VGA驱动芯片21， USB驱动芯片22，并口接口 23,总线接口 24， SDRAM芯片25， SRAM 芯片26， VGA接口 27， USB接口 28， CMOS图像采集片上系统3， CMOS数据采集模块31， SRAM驱动模块32， SDRAM驱动模块33， VGA驱动模块34，总线桥模块35，并口通信模 块36， USB通讯模块37，控制模块38,总线39，上位机4，显示器5， DSP系统6，稳 压电源7。本实用新型实施例的一种基于CMOS图像传感器的图像采集、回放系统，包括CM0S 图像传感器l, CMOS图像传感器1输出连接有可编程逻辑器件2，该可编程逻辑器件2 内储存有程序化控制的CMOS图像采集片上系统3;可编程逻辑器件2输出连接有VGA 驱动芯片21、 USB驱动芯片22和并口接口 23;可编程逻辑器件2共享连接有总线接口 24、 SDRAM芯片25和SRAM芯片26。本实施例是这样实现，如图1所示，采用CMOS图像传感器1与可编程逻辑器件2 的方法构建一种基于CMOS图像传感器的图像采集、回放系统，使该一种基于CMOS图像 传感器的图像采集、回放系统具有可升级性和可重用性；采用USB1. 1协议与相应的驱 动芯片和EPP并口协议组成了系统的通信接口；采用总线桥模块35与总线接口 24使 CMOS图像采集片上系统3与DSP系统6等数据处理系统连接成为可能；采用标准VGA 协议描述的VGA驱动模块34、 VGA驱动芯片21及VGA接口27，使系统具有现场显示功 能；CMOS图像传感器1可以采用美国OmniVision公司的0V96XX系列图像传感器，该 系列CMOS图像传感器1属于黑白图像传感器，是将CMOS光感应核与外围支持电路集成 在一起，具有可编程控制输出等功能， 一般的输出位为十位，且输出格式为VGA，或者 是SVGA方式，两种方式可任选；可编程逻辑器件2上的CM0S图像采集片上系统3—般 采用基于WISHBONE片上总线的方法设计，使系统具有可重用性；采用逐点采样、域值 采样算法设计CMOS图像采集片上系统3的CMOS数据采集模块31，使CMOS图像采集片 上系统3具有逐点、域值采样能力，使CM0S图像采集片上系统3适应各种不同的采样 应用场合；采用不同的SDRAM芯片25、 SRAM芯片26作为系统的存储设备，使CMOS图 像采集片上系统3既能适用于大容量存储需求，又能适用于速度较快的应用场合。如图2所示，可编程逻辑器件2的CMOS图像采集片上系统3包括CMOS数据采集模 块31、 SRAM驱动模块32、 SDRM1驱动模块33、 VGA驱动模块34、总线桥模块35、并口 通信模块36、控制模块38与USB通讯模块37组成。在CMOS数据采集模块31中，在图 像采集时，CMOS图像传感器1工作在主模式，当按下快门键时，CMOS图像传感器1发 出行同步时序信号、场同步时序信号、图像数据信号和像素时钟信号；这些同步时序信 号、场同步时序信号、图像数据信号和像素时钟信号与可编程逻辑器件2的I/0引脚相 连接，CMOS图像采集片上系统3中CMOS采集模块31在像素时钟以及行同步脉冲、场同 步脉冲的作用下对图像数据进行采集，经中间设计有的总线39与SR細驱动模块32相 共享连接，把所收集的图像数据存入SRAM芯片26或SDRAM芯片25中；VGA驱动模块 34通过读取SRAM芯片26和SDRAM芯片25中所存储的图像数据信息回显到显示器5上， 数据的流程按先后顺序可以分为从SRAM芯片26或SDRAM芯片25读出，经SRAM驱动模块32、 SDRAM驱动模块33， 总线39、 VGA驱动模块34，到显示设备5;在可编程逻辑器件2的CMOS图像采集片上 系统3中，还集成了并口通信模块36、 USB通信模块37及总线桥模块35，使用户可以 根据通信速度需求选择不同的通信方式。在USB通信方式中，L)SB通信模块37采用USB1. 1 协议描述。在并口通信方式中，并口通信模块36采用EPP—增强型并口通信协议并口协 议描述，通过并口接口 23与上位机4进行通信；控制模块38则用于CMOS图像采集片 上系统3的复位、CMOS图像传感器1的设置、通信方式的选择等。如图3所示，在设计VGA驱动模块34时，通过分析VGA时序信号得到时序信号 包括行同步信号和场同步信号，它们都有图像显示区和图像消隐区，图像消隐区又分为 消隐前肩、同步区和消隐后肩；只有在图像显示状态才能输出相应的象素灰度值。对行时序信号及场时序信号进行比较得到场时序信号以行时序信号为单位，行时 序信号以显示像素时钟为单位。因此在设计VGA显示模块34时，可以采用两个状态机 嵌套的方式实现，即在场状态机的各个状态中嵌入行状态机，然后通过行计数器和场计 数器分别控制行状态机和场状态机的状态转移产生行、场时序信号。图3(b)为场状态机，状态图中的数据表示场计数器为完成状态转移需完成的计数 值，也表示行状态机循环的次数；图3(a)为行状态机，状态图中的数据表示行计数器为 完成状态转移需完成的计数值。从VGA驱动模块34输出的数据信号经TDA8771视频D/A 转换后输出至VGA接口 27,而行同步信号、场同步信号则直接输出至VGA接口 27。如图4所示，用户可以根据通信速度需求选择不同的通信方式。在USB通信方式中， USB通信模块37采用USBl. 1协议描述，通过PHILIPS公司pdiusbd12驱动芯片与USB 接口28相连。USB通信模块37通过接收上位机4传输的命令字，并把它进行译码，完 成相应的操作，如CMOS图像传感器1的设置、VGA显示模式以及数据传输等。在并口通 信方式中，并口通信模块36采用EPP—增强型并口通信协议并口协议描述，通过并口接 口 23与上位机4进行通信。并口通信模块36也通过接收上位机4传输的命令字，并把 它进行译码，完成相应的操作。本实用新型的优点在于采用CMOS图像传感器与可编程逻辑器件的方法构建一种 基于CMOS图像传感器的图像采集、回放系统，使该系统具有可升级性和可重用性；采 用USBl. 1协议与相应的驱动芯片和EPP并口协议组成了系统的通信接口；采用总线桥 接模块、总线接口使系统与DSP系统连接成为可能；采用标准VGA协议描述的VGA驱动 模块、驱动芯片及接口装置，使系统具有现场显示功能；采用逐点采样、域值采样算法 设计CMOS图像采集片上系统的CMOS图像采集模块，使系统具有逐点、域值采样能力， 使系统适应各种不同的采样应用场合；采用不同的SDRAM、 SRAM芯片作为系统的存储设 备，使系统既能适用于大容量存储需求，又能适用于速度较快的应用场合。本实用新型的最佳实施例已被阐明，由本领域普通技术人员做出的各种变化或改型 都不会脱离本实用新型的范围。
权利要求1、一种基于CMOS图像传感器的图像采集、回放系统，包括CMOS图像传感器(1)，所述的CMOS图像传感器(1)输出连接有可编程逻辑器件(2)，其特征是所述的可编程逻辑器件(2)内储存有程序化控制的CMOS图像采集片上系统(3)；所述的可编程逻辑器件(2)输出连接有VGA驱动芯片(21)、USB驱动芯片(22)和并口接口(23)；所述的可编程逻辑器件(2)共享连接有总线接口(24)、SDRAM芯片(25)和SRAM芯片(26)。
2、 根椐权利要求1所述的一种基于CM0S图像传感器的图像采集、回放系统，其特 征是所述的CM0S图像采集片上系统(3)包括内部设计有的总线(39)，所述的总线(39) 互通连接有能控制CMOS图像传感器(l)图像收集的CMOS数据采集模块(31)，所述的CMOS 图像传感器(1)的输出端子电连接在可编程逻辑器件(2)制有的1/0引脚上。
3、 根椐权利要求2所述的一种基于CM0S图像传感器的图像采集、回放系统，其特 征是所述的总线(39)互通连接有能控制SRAM芯片(26)的SRAM驱动模块(32)和能控制 SDRAM芯片(25)的SDRAM驱动模块(33);所述的SDRAM芯片(25)和SRAM芯片(26)均能存 储CMOS数据采集模块(31)收集的图像数据。
4、 根椐权利要求3所述的一种基于CM0S图像传感器的图像采集、回放系统，其特 征是所述的总线(39)互通连接有VGA驱动模块(34)，所述的VGA驱动模块(34)内描述 有VGA协议，并且所述的VGA驱动模块(34)输出连接有VGA接口(27)，所述的VGA接口 (27)输出连接有显示器(5)。
5、 根椐权利要求4所述的一种基于CM0S图像传感器的图像采集、回放系统，其特 征是所述的总线(39)互通连接有能控制总线接口(24)的总线桥模块(35)，所述的总线 接口 (24)电连接有能进行图像数据处理的DSP系统(6)。
6、 根椐权利要求5所述的一种基于CM0S图像传感器的图像采集、回放系统，其特 征是所述的总线(39)互通连接有并口通信模块(36)，所述的并口通信模块(36)内描述 有EPP并口协议、并与并口接口(23)相电连接。
7、 根椐权利要求6所述的一种基于CM0S图像传感器的图像采集、回放系统，其特 征是所述的总线(39)互通连接有USB通讯模块(37),所述的USB通讯模块(37)内描述 有USB1.1协议、并且电连接有USB接口(28);所述的USB接口(28)和并口接口(23)均 通信连接有上位机(4)。
8、 根椐权利要求7所述的一种基于CM0S图像传感器的图像采集、回放系统，其特 征是所述的总线(39)还互通连接有控制CM0S图像采集片上系统(3)的复位、CMOS图像 传感器(l)的设置的控制模块(38)。
9、 根椐权利要求8所述的一种基于CM0S图像传感器的图像采集、回放系统，其特 征是所述的CMOS图像传感器(1)和可编程逻辑器件(2)均电连接有提供电源动力的稳 压电源(7)，并且所述的稳压电源(7)还电控制有VGA驱动芯片(21)、 USB驱动芯片(22)、 并口接口(23)、总线接口(24)、 SDRAM芯片(25)和SRAM芯片(26)。
专利摘要本实用新型一种基于CMOS图像传感器的图像采集、回放系统，包括相共享连接的CMOS图像传感器，该CMOS图像传感器输出连接有可编程逻辑器件，可编程逻辑器件内储存有程序化控制的CMOS图像采集片上系统；可编程逻辑器件输出连接有VGA驱动芯片、USB驱动芯片和并口接口；可编程逻辑器件共享连接有总线接口、SDRAM芯片和SRAM芯片；采用CMOS图像传感器与可编程逻辑器件的方法构建的图像采集、回放系统，具有可升级性和可重用性；采用总线桥接模块、总线接口使系统与DSP系统连接；采用VGA协议描述的VGA驱动模块、驱动芯片及接口装置，使系统具有显示功能；采用逐点采样、域值采样算法设计的CMOS图像采集模块，使系统具有逐点、域值采样能力，使系统适应各种不同的采样应用场合。
文档编号H04N3/15GK201118765SQ20072019203
公开日2008年9月17日 申请日期2007年11月7日 优先权日2007年11月7日
发明者吴都健, 才 徐, 郑德春, 鲍吉龙 申请人:宁波工程学院