专利名称：校正由通信链路上的不对称延迟导致的时间同步误差的利记博彩app
技术领域：
本发明涉及校正由通信链路上的不对称延迟导致的时间同步误差。
背景技术：
许多种电子设备可能包括维护当前时间(time-of-day)的本地时钟。 可能具有本地当前时间的设备的示例包括计算机系统、测试仪器、工控设 备、环境控制设备和家电。
时间同步协议可能被用来同步设备中的本地时钟。时间同步协议可能 是其中一个设备经由通信链路与参考时间源交换定时信息的协议。所交换 的定时信息可以用来确定时钟偏差，时钟偏差指示出本地时钟和参考时间 源之间的相对时间差。例如，IEEE 1588时间同步协议包括经由通信链路 交换定时分组。
通信链路上的不对称延迟可能降低时间同步的精度。在正EE 1588时 间同步中，例如，定时分组在一个方向上通过以太网线缆所经历的传播延 迟可能与定时分组在相反方向上通过该以太网线缆经历的传播延迟不同。 类似的不对称延迟也可能在光纤线缆和无线通信链路上发生。遗憾地是， 时间同步协议可能基于假设通信链路上的延迟是对称的来计算其时钟偏 差，因此延迟中的任何不对称可能降低时间同步的精度。
发明内容
本发明公开的技术用于对由通信链路上的不对称延迟导致的时间同步 误差进行校正。根据本发明技术的时间同步包括确定由第一设备和第二设 备用来交换定时信息的通信链路上的传播延迟不对称，并且在确定第一和 第二设备之间的时钟偏差时结合该不对称。
从下面的详细描述中可以清楚本发明的其他特征和优点。
参考相应的附图针对本发明的特定示例性实施例描述了本发明，在附 图中
图1示出了实现本发明技术的一对设备；
图2A-2B图示了用于测量通信链路的不对称的技术；
图3示出了用于颠倒通信链路的发送和接收线路的继电器(relay); 图4A-4B图示了利用IEEE 1588时间同步计算来确定通信链路的不对
称；
图5示出了包括用于测量通信链路的不对称的时域反射计(time domain reflectometry，简写为TDR)电路的设备。
具体实施例方式
图1示出了结合了本发明的技术的一对设备100和102。设备100包 括本地时钟10，并且设备102包括本地时钟12。设备100和102通过经由 通信链路IIO交换定时信息来维护本地时钟10和12中的时间同步。设备 100和102确定通信链路IIO的第一部分112上的传播延迟和通信链路110 的第二部分114上的传播延迟之间的不对称，并且在确定本地时钟10和 12之间的时钟偏差时结合该不对称。在一个实施例中，设备100和102通 过根据IEEE 1588时间同步协议交换定时分组并且测量定时分组的发送和 接收时间来确定出时钟偏差。
设备100和102的示例实施例包括计算机系统、测试仪器、工控设 备、环境控制设备、家电等。
设备100包括处理器子系统204，并且设备102包括处理器子系统 224。处理器子系统204和224产生定时分组，并且经由通信链路110交换 这些定时分组。在所示示例中，根据IEEE 1588时间同步协议，本地时钟 IO是主时钟，并且本地时钟12是从时钟。
设备100包括物理接口电路(PHY) 200和媒体访问电路(MAC) 202，这些电路使得能够经由通信链路IIO发送和接收定时分组。设备IOO
中的处理器子系统204包括提供用于经由通信链路IIO通信的网络协议栈
的代码。类似地，设备102包括PHY 220和MAC 222，这些电路使得能 够发送和接收定时分组，并且处理器子系统224包括提供用于经由通信链 路IIO通信的网络协议栈的代码。
设备100包括定时分组识别器30，定时分组识别器30监听MAC 202 和PHY 200之间的数据路径230。定时分组识别器30响应于数据路径230 上的定时分组产生时间戳。设备102包括定时分组识别器32，定时分组识 别器32监听MAC 222和PHY 220之间的数据路径232，并且响应于数据 路径232上的定时分组产生时间戳。
处理器子系统204和224从它们各自的定时分组识别器30和32获得 时间戳测量结果，并且利用在通信链路110上传输的分组彼此交换时间戳 测量结果。时间戳测量结果使得能够确定出本地时钟10中保持的时间和 本地时钟12中保持的时间之间的时钟偏差。处理器224利用该时钟偏差 来对作为该示例中的从时钟的本地时钟12执行时间调整。
图2A-2B图示了一种通过下述过程来测量通信链路110的不对称的技 术运行时间同步试验(试验A)来确定本地时钟10和12的第一时钟偏 差，然后重新配置第一和第二部分112和114上的发送方向，再运行另一 次时间同步试验(试验B)来确定本地时钟10和12的第二时钟偏差。从 该第一和第二时钟偏差导出不对称。这种利用通信链路110的两种不同配 置来测量并计算时钟偏差使得能够确定出通信链路110上的共模和差模传 播时间。差分成分然后被用来校正正常操作，并且消除否则可能会发生的 时钟偏差错误。
在试验A中(图2A)，处理器子系统204产生定时分组40-a，并且 利用MAC 202和PHY 200经由第一部分112将定时分组40-a传送到设备 102。定时分组识别器30响应于数据路径230上的定时分组40-a产生时间 戳Tl-a。处理器子系统224利用PHY 220和MAC 222接收定时分组40-a。定时分组识别器32响应于数据路径232上的定时分组40-a产生时间戳 T2-a。
此后，处理器子系统224产生定时分组42-a，并且利用MAC 222和PHY 220经由第二部分114将其传送到设备100。定时分组识别器32响应 于数据路径232上的定时分组42-a产生时间戳T3-a。处理器子系统204利 用PHY 200和MAC 202接收定时分组42-a，并且定时分组识别器30响应 于数据路径230上的定时分组42-a产生时间戳T4-a。
对于其中第一部分112将信息从设备IOO传输到设备102并且第二部 分114将信息从设备102传输到设备100的通信链路110的配置，试验A 产生的时间戳Tl-a到T4-a使得能够确定本地时钟10和12之间的第一时 钟偏差(OFFSET-a)。通信链路110然后被针对试验B重新配置，使得 第二部分114将信息从设备IOO传输到设备102，并且第一部分112将信 息从设备102传输到设备100。
在试验B中(图2B)，处理器子系统204产生定时分组40-b，并且 利用MAC 202和PHY 200经由第二部分114将定时分组40-b传送到设备 102。定时分组识别器30响应于数据路径230上的定时分组40-b产生时间 戳Tl-b。处理器子系统224利用PHY 220和MAC 222接收定时分组40-b，并且定时分组识别器32响应于数据路径232上的定时分组40-b产生时 间戳T2-b。处理器子系统224产生定时分组42-b，并且利用MAC 222和 PHY 220经由第一部分112将其传送到设备100。定时分组识别器32响应 于数据路径232上的定时分组42-b产生时间戳T3-b。处理器子系统204利 用PHY 200和MAC 202接收定时分组42-b，并且定时分组识别器30响应 于数据路径230上的定时分组42-b产生时间戳T4-b。
对于其中第二部分114将信息从设备IOO传输到设备102并且第一部 分112将信息从设备.102传输到设备100的通信链路110的配置，时间戳 Tl-b到T4-b使得能够确定本地时钟10和12之间的第二时钟偏差 (OFFSET-b)。然后，从OFFSET-a和OFFSET-b可以导出通信链路110 的第一和第二部分112和114之间的不对称。
在一个实施例中，设备102中的PHY 220包括用于第一部分112的接 收器130和发送器132，以及用于第二部分114的发送器140和接收器 142。在本实施例中，处理器子系统224通过发送信号给PHY 220致使 PHY 220启用接收器130和发送器140并且禁用发送器132和接收器
142，来将通信链路110置于用于试验A的配置中。处理器子系统224通 过发送信号给PHY 220致使PHY 220禁用接收器130和发送器140并且启 用发送器132和接收器142，来将通信链路110置于用于试验B的配置 中。在另一个实施例中，PHY 220包括一个接收器、 一个发送器和开关电 路，该开关电路根据处理器子系统224的命令将该发送器连接到第一部分 112并且将该接收器连接到第二部分114，或者反之。
PHY 220包括用于感测对于设备IOO第一部分112和114哪个是发送 线路哪个是接收线路的电路。感测发送和接收线路的能力可以根据以太网 标准被实现在设备100中。例如，以太网包括用于感测发送和接收线路以 及用于切换PHY 200的发送和接收线路的自动-MDIX协议。PHY 200可以 感测任何流量、特殊自动-MDIX信号，等等。
在另一个示例中，如果PHY 200在第二部分114上感测到来自设备 102的定时分组42-a，则它指示第二部分114是设备100的接收线路。如 果PHY 200在第一部分112上感测到来自设备102的定时分组42-b，则它 指示第一部分112是设备100的接收线路。感测发送和接收线路的能力可 以根据以太网标准被实现在设备100中。
在其他实施例中，为了测量不对称，通信链路IIO上的预定信令被用 来切换发送和接收线路。设备12可以发送命令给设备IOO来致使设备100 在其处颠倒发送和接收线路，以对应于设备102处的类似的颠倒。例如， 处理器子系统224可以发送命令分组给处理器子系统204，该命令致使处 理器子系统204利用例如设备100中的开关电路、继电器等颠倒PHY 200 的发送和接收线路，同时处理器子系统224颠倒PHY 220的发送和接收线 路。
图3示出了置于PHY 220和将设备102耦合到通信链路110的连接器 122之间的继电器120。继电器120受来自处理器子系统224的信号的控 制。处理器子系统224通过控制继电器120的设置来控制第一和第二部分 112和114中的哪个是设备102的发送线路哪个是接收线路。
图4A-4B图示了利用IEEE 1588时间同步计算根据试验A和B确定通 信链路IIO的不对称。下面，通信链路IIO上的传播延迟按照平均延迟、 共模部分和差分延迟表示，如下所示。<formula>formula see original document page 10</formula>
这些是通信链路110的第一部分112和第二部分114中的导线的属性。
图4A表示用于试验A的配置，其中设备100是在导线a上发送定时 分组的主设备，设备102是在导线p上发送定时分组的从设备。在IEEE 1588协议中，主设备发送sync分组而从设备发送Delay_Req分组。通过 观察该时序图可导出下面的等式。
根据这些等式，可以如下确定平均传播时间和偏差的值。
<formula>formula see original document page 10</formula>
图4B表示用于试验B的配置，其中主设备在导线(3上发送Sync分 组，从设备导线a上发送Delay-Req分组。传播延迟值不颠倒。通过观察 该时序图可导出下面的等式。
<formula>formula see original document page 10</formula>
根据这些等式，可以如下确定平均传播时间和偏差的值。 V会fc—^) + (4—U禾口
将试验B的等式与试验A的相应等式相比，可以清楚平均延迟计算具 有相同的形式，即共模形式。然而，时钟偏差的计算在不对称项的符号上 有不同。
因此，试验A和B的时钟偏差的差值如下。
<formula>formula see original document page 10</formula>
如果试验A和B之间的时钟偏差未改变，则可以观察到下式。
和
试验A和B之间时钟偏差不改变的条件可以通过在试验A和B 二者 中操作从时钟，使得仅执行保持速率相等的那些时钟调整来实现。这确保 所有测量都使用相同的秒(second)的定义。然后在试验A和B中采集足 够数量的数据点来减少测量噪声的影响，并且实现更准确地计算不对称。 一旦计算出不对称，就在同步协议的正常操作期间利用该不对称来校正所 执行的测量。
图5示出了设备102的一个实施例，该实施例包括用于测量通信链路 110的不对称的时域反射计(TDR)电路74。 TDR电路74测量通信链路 110的第一部分112上的传播延迟和通信链路110的第二部分114上的传 播延迟之间的不对称。
TDR电路74包括在基本相同的时刻在第一部分112上发送脉冲和在 第二部分114上发送脉冲的脉冲发生器电路80。第一部分112和第二部分 114上的脉冲传播到设备100，然后经由第一部分112和第二部分114被反 射回TDR电路74。
TDR电路74包括检测被反射的脉冲在第一部分112和第二部分114 上的到达的脉冲检测器电路82。 TDR电路74包括测量脉冲发生器80产生 脉冲和相应的脉冲反射经由第一部分112和第二部分114到达之间的时间 的定时电路84。例如，定时电路84可以包括一对计数器，分别用于第一 部分112和第二部分114，使得相应的计数器在脉冲发生器电路80产生相 应的脉冲时启动，在经由第一部分112和第二部分114接收到相应的反射 脉冲时停止。计数差指示第一和第二部分112和114上的传播延迟之间的 不对称。
TDR电路74可以包括开关电路，用于将脉冲施加到第一部分112和 第二部分114，并且用于感测在第一部分112和第二部分114上的反射脉 冲。该开关电路可以用来防止与设备102中的PHY 220的交互。另外， TDR电路74可以采用变压器来将脉冲施加到第一部分112和第二部分114
上并且感知第一部分112和第二部分114上的脉冲。TDR电路74的测量 功能可被经由命令/数据路径88自处理器子系统224发送来的命令激活。 处理器子系统224可以经由命令/数据路径88从TDR电路74获得不对称 测量结果。
TDR电路74产生的脉冲的能量可以例如基于通信链路110和设备100 及102的物理实现方式，被选择为防止破坏设备100中的电路。设备100 可以包括在到通信链路110的连接处的保护电路(未示出)。如果TDR 74使用低能脉冲，则在设备100处不需要保护。如果TDR74使用高能脉 冲，则可能需要保护。也可能出于诸如静电效应之类的其他原因而提供充 分的保护。脉冲能量可以被选择为高到足以激活保护电路。如果保护电路 非常快，例如，如果其在数分之一纳秒内激活，则在保护电路接通时出现 大阻抗不匹配，从而增大了回程反射。保护电路可能给通信链路110带来 阻抗不匹配，所以在被返回到TDR电路74的反射脉冲中可能提供更多的 能量。
TDR电路74可以在距第一部分112和第二部分114上的附接点相同 电气距离的位置基本同时将脉冲施加到第一部分112和第二部分114上。
TDR电路74可以使用本地时钟12作为时钟参考，从而使得所测量出 的不对称具有与时间调整计算相同的时间基准。通过采用延迟线路和多时 间戳、内插计数器或者内插倾斜端头(interpolating ramp),可以以比本 地时钟12的分辨率低的分辨率测量出不对称。
前面对本发明的详细描述仅出于说明目的而被提供，不是要毫无遗漏 或者将本发明限于所公开的精确实施例。因此，本发明的范围由所附权利 要求书限定。
权利要求
1.一种用于时间同步的方法，包括以下步骤确定第一设备和第二设备用来交换定时信息的通信链路上的传播延迟中的不对称；在确定所述第一和第二设备之间的时钟偏差时结合所述不对称。
2. 如权利要求1所述的方法，其中，确定不对称的步骤包括测量所述通信链路的第一部分上的传播延迟和测量所述通信链路的第二部分上的传 播延迟。
3. 如权利要求1所述的方法，其中，确定不对称的步骤包括以下步骤经由所述通信链路交换第一组定时分组，并且响应于所述第一组定时 分组确定第一时钟偏差；将所述通信链路的第一和第二部分中的每个上的发送方向颠倒；经由所述通信链路交换第二组定时分组，并且响应于所述第二组定时 分组确定第二时钟偏差；响应于所述第一和第二时钟偏差确定所述不对称。
4. 如权利要求3所述的方法，其中，颠倒方向的步骤包括在所述第二 设备中颠倒发送线路和接收线路。
5. 如权利要求4所述的方法，其中，颠倒方向的步骤还包括在所述第 一设备中颠倒发送线路和接收线路。
6. 如权利要求5所述的方法，其中，在所述第一设备中颠倒发送线路 和接收线路的步骤包括在所述第一设备中感测所述发送线路和接收线路。
7. 如权利要求5所述的方法，其中，在所述第一设备中颠倒发送线路和接收线路的步骤包括经由所述通信链路发送命令给所述第一设备。
8. 如权利要求3所述的方法，其中，所述第一设备包括主时钟，并且所述第二设备包括从时钟。
9. 如权利要求8所述的方法，其中，结合所述不对称的步骤包括以下 步骤测量从所述第一设备经由所述通信链路传送到所述第二设备的一组同 步分组中的每个以及从所述第二设备经由所述通信链路传送到所述第一设 备的一组延迟请求分组中的每个的发送时间和接收时间；响应于所述发送和接收时间以及所述不对称确定所述时钟偏差。
10. 如权利要求9所述的方法，其中，确定所述时钟偏差的步骤包括 根据IEEE 1588时间同步协议确定所述时钟偏差。
11. 一种用于时间同步的系统，包括通过经由通信链路交换定时信息来维持时间同步的第一设备和第二设备；用于确定所述通信链路上的传播延迟中的不对称的装置，所述不对称 使得能够校正所述第一和第二设备之间的时钟偏差。
12. 如权利要求11所述的系统，其中，所述用于确定不对称的装置包 括时域反射计电路。
13. 如权利要求11所述的系统，其中，所述用于确定不对称的装置包 括用于颠倒所述通信链路的第一和第二部分中的每个上的发送方向的装 置。
14. 如权利要求13所述的系统，其中，所述用于颠倒方向的装置包括 用于在所述第二设备中颠倒发送线路和接收线路的装置。
15. 如权利要求14所述的系统，其中，所述用于颠倒方向的装置还包 括用于在所述第一设备中颠倒发送线路和接收线路的装置。
16. 如权利要求15所述的系统，其中，所述用于在所述第一设备中颠 倒发送线路和接收线路的装置包括用于在所述第一设备中感测所述发送线 路和接收线路的装置。
17. 如权利要求15所述的系统，其中，所述用于在所述第一设备中颠 倒发送线路和接收线路的装置包括用于经由所述通信链路发送命令给所述 第一设备的装置。
18. 如权利要求13所述的系统，其中，所述第一设备包括主时钟，并且所述第二设备包括从时钟。
19. 如权利要求18所述的系统，其中，所述时钟偏差是根据IEEE 1588时间同步协议确定的。
20. —种设备，包括用于通过经由通信链路交换定时信息执行时间同步的装置； 用于确定所述通信链路上的传播延迟中的不对称的装置，所述不对称 使得能够校正所述时间同步。
21. 如权利要求20所述的设备，其中，所述用于确定不对称的装置包括时域反射计电路。
22. 如权利要求20所述的设备，其中，所述用于确定不对称的装置包括用于颠倒所述通信链路的第一和第二部分中的每个上的发送方向的装 置。
23. 如权利要求22所述的设备，其中，所述用于颠倒发送方向的装置 包括用于经由所述通信链路发送命令的装置。
24. 如权利要求20所述的设备，其中，所述设备包括用于所述时间同 步的主时钟。
25. 如权利要求20所述的设备，其中，所述设备包括用于所述时间同 步的从时钟。
26. 如权利要求20所述的设备，其中，所述时钟同步是根据IEEE 1588时间同步协议执行的。
全文摘要
本发明公开了用于校正由通信链路上的不对称延迟导致的时间同步误差的技术。根据本发明技术的时间同步包括确定由第一设备和第二设备用来交换定时信息的通信链路上的传播延迟不对称，并且结合该不对称确定第一和第二设备之间的时钟偏差。
文档编号H04L7/00GK101098219SQ20061016830
公开日2008年1月2日 申请日期2006年12月20日 优先权日2005年12月23日
发明者约翰·C·艾德森 申请人:安捷伦科技有限公司