专利名称：信息处理设备及控制信息处理设备的方法
技术领域：
本发明涉及例如计算机的信息处理设备，及控制信息处理设备的操作的方法。
背景技术：
在近来的用于例如计算机的信息处理设备的多媒体卡系统中，命令和应答之间的关系由协议定义，使得该命令及该应答不在相同定时输出。在这种系统中，在连接到充当主机的计算机的存储器卡被形成为还具有输出对应于应答分组的分组的功能的情况下，不考虑从主机输出命令分组，存在在相同定时从主机输出命令分组和从存储器卡输出应答分组的可能性。在该系统中，在相同定时输出的命令分组和应答分组以推挽(push-pull)输出方法被发送(如文献″Multimedia CardSystem Specification″中公开的)。
在上述技术中，由于在相同定时从主机和存储器卡输出的分组被以如上所述的推挽输出方法发送，所以不能容易地检测到分组在相同定时被输出。
发明内容
鉴于上述情况提出了本发明，本发明的目的是提供一种信息处理设备和一种控制该信息处理设备的方法，其利于检测在相同定时分组的输出，并且可以控制在相同定时的分组输出之后总线的优先使用。
为了达到上述目的，基于本发明的一个方面，提供了一种能与时钟同步地通过总线发送分组到从设备，并且通过该总线接收从该从设备输出的分组的信息处理设备，该信息处理设备包括存储器设备，其在信息处理设备发送分组到从设备，以及接收从从设备输出的分组的情况下，设置漏极开路(open drain)输出周期的起始定时，在该周期中以漏极开路模式执行通信，并且该存储器设备存储指示漏极开路输出周期的起始定时的数据，漏极开路模式输出周期被设置成这样一种输出模式，其中每个分组被输出到总线；和切换设备，其在信息处理设备开始发送分组到从设备以及接收从从设备输出的分组之后，在由存储器设备中存储的数据指示的漏极开路输出周期的起始定时处切换输出模式到漏极开路模式。
下面的说明会描述本发明的其它目的和优点，通过说明可以理解其中的一部分，通过本发明的实践可以领会其它部分。通过如下所述的手段和组合可以实现和达到本发明的目的和优点。
被引入说明书中并且构成说明书组成部分的附解了本发明的实施例，并且和前面的概括说明、下面针对实施例的详细描述一起被用来说明本发明的原理。
图1是示出基于本发明第一实施例的信息处理设备的系统配置的视图。
图2是从设备被连接到主机设备的结构的模块图。
图3是数据分组的例子的示意图。
图4是在多从设备(multi-slave)系统(其中多个从设备被连接到单个主机设备)中使用的数据分组的例子的示意图。
图5是主机设备的接口控制设备的结构的模块图。
图6是从设备的接口控制设备的结构的模块图。
图7是控制信息处理设备的方法的流程图。
图8是用于数据通信的协议的例子的示意图。
图9是用于基于总线时钟信号执行的数据通信的协议的例子的示意图，该总线时钟信号的时钟频率在输出周期转变到OD输出周期时被适当改变。
图10是示出用于主机设备和从设备之间的数据通信、基于预定信号设置的PP输出周期和OD输出周期的示意图。
具体实施例方式
下面参考
本发明的实施例。
(第一实施例)图1是示出基于本发明第一实施例的信息处理设备的系统配置的视图。假定信息处理设备是可以由电池驱动的笔记本计算机(其在此后被称作主机设备)10。
如图1所示，主机设备10包括计算机主体和显示单元20。显示单元20合并有包括液晶显示器(LCD)的显示设备。LCD的显示屏幕21基本位于显示单元20的中心。
显示单元20附连到主机设备10，并且可在其打开位置及关闭位置间旋转。主机设备10的主体具有薄盒形外壳。在外壳的上表面，布置有电源按钮22、键盘23、触摸板24、左和右按钮24a和24b、内置DVD-ROM驱动器25和读卡器26等等。触摸板24以及左和右按钮24a和24b位于掌托上。
应当注意，读卡器26允许例如快擦写存储器的存储器卡在该存储器卡被载入读卡器26之后，由主机设备10读取数据，并且容纳载入其中的卡的读卡器26此后被称作从设备。同样，存储器卡本身可以被定义成从设备。还应当注意，从设备被并入主机设备10；然而，它可以被提供为可连接到主机设备10的外部设备。
图2是从设备12被连接到主机设备10的结构的模块图。
主机设备包含接口控制设备11。同样，从设备12包含接口控制设备13。
主机设备10的接口控制设备11发送时钟信号(总线时钟)103到从设备12的接口控制设备13。主机设备10的接口控制设备11和从设备12的接口控制设备13通过数据总线104彼此连接，并且在主机设备10的接口控制设备11和从设备12的接口控制设备13之间，与时钟信号103同步地传送数据分组。应当注意，假定数据总线104通过电阻器14上拉到适当电压(供电电压VDD15)。
图3是上述数据分组的例子的示意图。
数据分组包括如下所述的8比特数据(具有比特位置7到0)第一比特111指示数据分组的开始(描述开始)，其比特位置是7。第二比特112指示主机和从设备的标识符(描述id)，其比特位置是6。第三到第七比特指示数据字段(描述数据)，其比特位置分别是5到1。第八比特指示分组的结束，其比特位置是0。
图4是在多从设备系统(其中多个从设备被连接到单个主机设备)中使用的数据分组的例子的示意图。
数据分组包括如下所述的16比特数据(具有比特位置15到0)第一比特111a指示数据分组的开始(描述开始)，其比特位置是15。第二到第八比特112a指示主机和从设备的标识符(描述id)，其比特位置分别是14到9。第九到第十五比特指示数据字段(描述数据)，其比特位置分别是8到1。第十六比特指示分组的结束(描述结束)，及其比特位置是0。
通过参考如图2和3所示的主机设备和从设备彼此连接，即单个从设备被连接到单个主机设备的情况，进一步说明该实施例。然而，实施例也可以通过使用如图4示出的数据分组等等被应用于多从设备系统。
图5是主机设备10的接口控制设备11的模块图。
主机设备10的接口控制设备11具有下面结构接口控制设备11包括发送数据寄存器200、总线输出控制部分201、协议分析部分202、接收数据寄存器203、输入接收器204、PP输出驱动器206、OD输出驱动器207和输出驱动器208。把要发送的分组数据105a写入发送数据寄存器200。当从发送数据寄存器200接收分组数据105a时，总线输出控制部分201响应来自主机设备10中提供的中央处理单元(CPU)等等的分组输出指令信号106a，通过使用推挽输出驱动器(此后被称作PP输出)或漏极开路输出驱动器(此后被称作OD输出)，与时钟信号103同步地发送分组数据105a到数据总线104。协议分析部分202分析数据差分信号以获得数据，并且输出该数据到总线输出控制部分201。接收数据寄存器203接收和存储从协议分析部分202输出的数据，并且接着输出该数据到分组数据108a。输出驱动器208与时钟信号103同步地发送分组数据到数据总线104。
当要发送的分组数据105a被写入发送数据寄存器200时，总线输出控制部分201通过使用PP输出驱动器206和OD输出驱动器207中的任意一个，与从输出驱动器208输出的时钟信号103同步地发送分组数据到数据总线104。此外，总线输出控制部分201在OD输出周期输出OD输出信号到协议分析部分202。此外，总线输出控制部分201在接收来自协议分析部分202的数据差分信号时停止分组数据的发送。
协议分析部分202与时钟信号103同步地分析来自输入接收器204的数据。同样，协议分析部分202识别通过数据总线104发送的数据分组，并且把所识别数据分组存储在接收数据寄存器203中。所存储的分组数据作为分组数据108被发送到主机设备10。
此外，在OD输出信号从总线输出控制部分201输出的情况下，协议分析部分202输出数据差分信号到总线输出控制部分201，其中数据差分信号指示数据总线104上从由总线输出控制部分201控制的OD输出驱动器207输出的信号所呈现的信号电平，和来自输入接收器204的信号的信号电平之间的比较。
图6是从设备12的接口控制设备13的结构的模块图。
从设备12的接口控制设备13具有下面结构接口控制设备13包括发送数据寄存器200a、总线输出控制部分201a、协议分析部分202a、接收数据寄存器203a、输入接收器204a、PP输出驱动器206a、OD输出驱动器207a和输出驱动器308。把要发送的分组数据105b写入发送数据寄存器200a。当接收来自发送数据寄存器200a的分组数据105b时，总线输出控制部分201a响应来自从设备12中提供的MPU等等的分组输出指令信号106b，通过使用推挽输出驱动器或漏极开路输出驱动器，与来自输入驱动器308的时钟信号103同步地发送分组数据到数据总线104(总线输出控制部分201a发送数据接收完成信号107b到从设备12中提供的微处理单元(MPU)等等)。协议分析部分202a分析数据差分信号以获得数据，并且接着输出数据到总线输出控制部分201a。接收数据寄存器203a接收并且存储来自协议分析部分202a的数据，并且作为分组数据108b输出该数据。输入驱动器308输入时钟信号103。
当要发送的分组数据105b被写入发送数据寄存器200a时，总线输出控制部分201a通过使用PP输出驱动器206a和OD输出驱动器207a中的任意一个，与从输出驱动器308输出的时钟信号103同步地发送分组数据到数据总线104。此外，总线输出控制部分201a在OD输出周期输出OD输出信号到协议分析部分202a。此外，总线输出控制部分201a在接收来自协议分析部分202a的数据差分信号时停止分组数据的发送。
协议分析部分202a与时钟信号103同步地分析来自输入接收器204a的数据。协议分析部分202a识别通过数据总线104发送的数据分组，并且把所识别数据分组存储在接收数据寄存器203a中。所存储的分组数据作为分组数据108b被发送到从设备12。
此外，在从总线输出控制部分201a输出OD输出信号的情况下，协议分析部分202a输出数据差分信号到总线输出控制部分201a，其中数据差分信号指示在数据总线104上从由总线输出控制部分201a控制的OD输出驱动器207a输出的信号所呈现的信号电平，和来自输入接收器204a的信号的信号电平之间的比较。
接着，说明控制本发明的信息处理设备的方法。
图7是控制信息处理设备的方法的流程图。
图8是用于数据通信的协议的例子的示意图。在图8中，″推挽模式″，″漏极开路模式″，″主机输出″，″设备输出″，″CLK″，″DAT″，″S″(S＝0)，″Di″(Di＝1)，″Dv″(Dv＝0)，及″Z″分别对应于PP输出周期，OD输出周期，主机设备10的输出，从设备12的输出，时钟信号103，数据分组，数据，起始比特，结束比特，主机ID，从设备ID及与时钟信号同步的控制数据。
总线输出控制部分201设置OD输出周期，并且存储指示OD输出周期的设置的输出模式信息(图7中的步骤S1)。接着，要发送的分组数据105a被发送数据寄存器200接收(图7中的步骤S1)，并且接着被写入发送数据寄存器200(图7中的步骤S2)。总线输出控制部分201设置″n″为0(图7中的步骤S3)。
接着，当接收来自主机设备10中的CPU等等的分组输出指令信号106a时，总线输出控制部分201发送数据接收完成信号107a到CPU等等，并且确定此时的输出模式是否是PP输出周期(推挽模式)或OD输出周期(漏极开路模式)(图7中的步骤S4)。例如，如图8所示，设置PP输出周期(推挽模式)和OD输出周期(漏极开路模式)。
应当注意，在PP输出周期和OD输出周期之间的切换基于CPU提供的指令来进行。在进行PP输出周期和OD输出周期之间的切换时，控制信号Z(具有两倍于时钟信号103的时钟频率)被应用，其是通过对时钟信号103进行分频来获得的分频时钟，分频的结果是降低时钟频率。
当在步骤S4通过参考设置的输出模式信息来确定上述输出模式是OD输出周期(在图7的步骤S4中的“是”)时，总线输出控制部分201与通过使时钟信号103进行分频而获得的分频时钟信号的下降沿同步地从其OD输出驱动器输出发送分组的第n比特(图7中的步骤S5)。
接着，协议分析部分202与分频时钟信号的下降沿同步地锁存来自输入接收器204的数据，并且比较来自输入接收器204的数据和来自OD输出驱动器207的数据(图7中的步骤S6)。接着，当确定来自输入接收器204的数据和来自OD输出驱动器207的数据彼此相同(在图7的步骤S8中的“是”)时，协议分析部分202确定是否满足″N++＞m″。
在步骤S9中，当确定不满足″N++＞m″(在图7的步骤S9中的“否”)时，协议分析部分202通过接收数据寄存器203通知CPU完成了分组到CPU的发送(即，输出指示完成分组到CPU的发送的数据差分信号)(图7中的步骤S10)，并且释放数据总线104(图7中的步骤S11)。
另一方面，在步骤S4，当确定上述输出模式不是OD输出周期(在图7的步骤S4中的“否”)时，总线输出控制部分201与时钟信号103的下降沿同步地从其OD输出驱动器输出发送分组的第n比特(图7中的步骤S6)，并且要执行的步骤前进到步骤S9。
在步骤S8中，当确定来自输入接收器204的数据和来自OD输出驱动器207的数据彼此不相同(图7的步骤S8中的”否“)时，协议分析部分202通过接收数据寄存器203通知CPU分组发送失败(输出指示分组到CPU的发送失败的数据差分信号)(图7中的步骤S12)，并且要执行的步骤转移到步骤S11。应当注意，当接收来自协议分析部分202的数据差分信号时，总线输出控制部分201停止分组数据的发送。
利用上述特征，可以获得下面优点可以容易地检测到在相同定时输出分组，并且能够控制当在相同定时输出分组之后总线的优先使用。
存储器卡(从设备)可以无需接收命令而在任意定时把应答分组发送到命令线上。此外，命令线采用这样的方法，其中通过与上述输出模式(其中分组被输出到总线)的切换同步的分频而获得的时钟频率作为漏极开路模式中的参考时钟频率被应用于数据传输，并且数据总线104在PP输出模式中受到控制，从而防止降低数据传输速度，并且实现上述优点。
(其它实施例)图9是用于基于总线时钟信号执行的数据通信的协议的例子的示意图，其中总线时钟信号的时钟频率在输出周期转变到OD输出周期时适当改变。
在主机设备10和从设备12之间的数据通信中，PP输出周期和OD输出周期如第一实施例中那样进行设置。在PP输出周期中，主机设备10以PP输出模式发送分组数据到数据总线，并且从设备12在预定总线时钟周期内以PP输出模式发送分组数据到数据总线104。
在OD输出周期中，当接收来自协议分析部分202或202a的数据差分信号时，主机设备10的总线输出控制部分201或从设备12的总线控制部分201a停止分组数据的发送。
然而，在OD输出中，频率越高，则保证足够设置保持周期的困难越大。因而，主机设备10适当降低总线时钟周期的频率，使得在OD输出周期中，数据传输使用降低的频率来进行。例如，如图9所示，控制信号Z被设置成具有较低频率。
图10是示出用于主机设备10和从设备12之间的数据通信、基于预定信号设置的PP输出周期和OD输出周期的示意图。
在图8和9中示出的实施例中，PP输出周期和OD输出周期基于数据分组协议来设置。在图10示出的实施例中，基于可识别的预定信号DAT1，为主机设备10和从设备12之间的数据通信设置PP输出周期和OD输出周期。
图10的实施例使用这样一种协议，根据该协议，实施例被设置为在从设备12在PP输出周期输出针对来自主机设备10的数据分组的应答数据分组之后，输出周期从PP输出周期转变到OD输出周期，并且在从设备12在OD输出周期输出数据分组之后，输出模式从OD输出周期转变到PP输出周期。同样在这个实施例中，可以象在第一实施例中那样获得相同优点。
此外，上述实施例可以被应用于与单个时钟信号或这些数据线的某些同步的所有多个数据线。另外，集电极开路输出可被用于上述OD输出。
本领域的技术人员会很容易地想到其它优点和修改。因此，本发明的范围不限于图中示出和这里描述的具体细节和典型实施例。因此，在不偏离如所附权利要求书及其等同描述定义的总的发明构思的实质或范围的前提下，可以进行各种修改。
权利要求
1.一种能与时钟同步地通过总线发送分组到从设备，并且通过该总线接收从该从设备输出的分组的信息处理设备，该信息处理设备包括存储器设备，其在信息处理设备发送分组到从设备，以及接收从从设备输出的分组的情况下，设置漏极开路输出周期的起始定时，在该周期中以漏极开路模式执行通信，并且该存储器设备存储指示漏极开路输出周期的起始定时的数据，漏极开路模式输出周期被设置成这样一种输出模式，其中每个分组被输出到总线；和切换设备，其在信息处理设备开始发送分组到从设备以及接收从从设备输出的分组之后，在由存储器设备中存储的数据指示的漏极开路输出周期的起始定时处切换输出模式到漏极开路模式。
2.如权利要求1所述的信息处理设备，其特征在于漏极开路输出周期是这样一种协议周期，其中信息处理设备发送分组到从设备，并且在相同定时接收从从设备输出的分组。
3.如权利要求1所述的信息处理设备，其特征在于，在切换设备切换输出模式到漏极开路模式的情况下，应用于通信的时钟频率与输出模式到漏极开路模式的切换同步地被设置成预定时钟频率。
4.如权利要求1所述的信息处理设备，其特征在于，在通过与输出模式到漏极开路模式的切换同步地对时钟频率进行分频而获得分频时钟频率，并且以漏极开路输出模式执行通信的情况下，该信息处理设备基于具有该分频时钟频率的参考时钟，发送分组到从设备，并且接收从从设备输出的分组。
5.如权利要求1所述的信息处理设备，还包括控制设备，在以漏极开路模式执行通信期间，当信息处理设备在相同定时发送分组到从设备并且接收从从设备输出的分组时，该控制设备检测输出到总线的信号的电平和要输出到总线的信号的电平之间的差，并且该控制设备基于与所检测的差有关的信号电平差信息，设置与总线的优先使用有关的优先使用信息。
6.如权利要求5所述的信息处理设备，其特征在于，优先使用信息是这样的信息，其中从设备和信息处理设备中的至少之一基于该信息优先发送该分组的至少相关分组。
7.如权利要求5所述的信息处理设备，其特征在于，优先使用信息是这样的信息，其中从设备和信息处理设备中的至少之一基于该信息重发该分组的至少相关分组。
8.如权利要求5所述的信息处理设备，其特征在于，信号电平差信息是这样的信息，其中从设备和信息处理设备中的至少之一当接收到该信息时基于该信息停止发送该分组的至少相关分组。
9.如权利要求1所述的信息处理设备，其特征在于从设备以可移除的方式设置在信息处理设备中。
10.如权利要求9所述的信息处理设备，其特征在于从设备是存储器卡。
11.一种控制信息处理设备的方法，该信息处理设备能与时钟同步地通过总线发送分组到从设备，并且通过该总线接收从该从设备输出的分组，该方法的特征在于包括在信息处理设备发送分组到从设备，以及接收从从设备输出的分组的情况下，设置漏极开路输出周期的起始定时，在该周期中以漏极开路模式执行通信，并且在存储器卡中存储指示漏极开路输出周期的起始定时的数据；和在信息处理设备开始发送分组到从设备以及接收从从设备输出的分组之后，在存储器卡存储的数据指示的漏极开路输出周期的起始定时处切换输出模式到漏极开路模式。
全文摘要
公开了一种信息处理设备及控制信息处理设备的方法。信息处理设备(10)包含存储器设备(11)，其在信息处理设备(10)发送分组到从设备(12)，以及接收从从设备输出的分组的情况下，设置漏极开路输出周期的起始定时，其中以漏极开路模式执行通信，并且存储指示漏极开路输出周期的起始定时的数据，漏极开路模式输出周期被设置成输出模式，其中每个分组被输出到总线(104)，及切换设备(11)，其在漏极开路输出周期的起始定时处切换输出模式到漏极开路模式，并且接收从从设备(12)输出的分组。
文档编号H04L29/06GK1893397SQ20061010170
公开日2007年1月10日 申请日期2006年6月30日 优先权日2005年6月30日
发明者木下忠明 申请人:株式会社东芝