专利名称：微分叠加射频cmos低噪声放大器的利记博彩app
技术领域：
本发明涉及一种微分叠加射频CMOS低噪声放大器，属于集成电路设计及信号处理的技术领域。
背景技术：
近年来，随着射频集成电路技术的发展迅速，日常生活中使用到了许多无线通信产品900MHz GSM移动电话、1.9GHz PCS个人通信系统以及2.4GHz蓝牙通信产品等。射频低噪声放大器(RF LowNoise Amplifier，简称LNA)是这些产品中无线接收机模块前端的重要部分。它的作用是将通过天线接收到的微弱信号进行放大，以便接收机的后续模块进行处理。由于LNA是除了天线以外整个接收机，同时也是整个系统中最先处理无线信号的模块，其性能对于整个接收机，甚至整个系统有着举足轻重的影响。因此，提高LNA的各项指标是十分必要的。
描述LNA性能的主要参数有正向放大倍数S21、输入端匹配度S11、输出端匹配度S22、反向隔离度S12、功耗、输入线性度IP3和噪声系数NF。由于这些参数相互关联、相互制约，因此采用何种折衷方案来提高LNA的整体性能成了设计的主要难点。根据对国内外研究的调研，附图1所示的共源共栅结构LNA是一种被广泛采用的LNA电路结构。这种电路结构可以在正向放大倍数和噪声系数之间折衷。但是，在功耗确定的情况下，这种电路结构在正向放大倍数和线性度之间折衷存在着一定的不足，较大的正向放大倍数会导致放大器的线性度下降。为了确保天线接收到的微弱信号能得到足够的放大，较大的正向放大倍数是必不可少的。但是，这会引起线性度的下降，结果造成LNA的输出信号产生谐波失真，导致接收信号频谱分量的相互干扰，从而影响到无线信号的正常接收。为了保证接收信号能够被正确地编解码，IEEE制定的无线通信协议，如802.11a/b/g对LNA的线性度有着明确的要求。
综上所述，设计一种既有较大正向放大倍数又有较大线性度的LNA具有重大的意义。
发明内容
本发明要解决的技术问题是推出一种微分叠加射频CMOS低噪声放大器(Derivative Superposition-LNA，简称DS-LNA)。基于该种结构的LNA不仅具有传统共源共栅结构的优点，而且在获得较大的正向放大倍数的同时，具有较大的线性度，弥补了传统共源共栅LNA的不足之处。
为解决上述的技术问题，本发明采用以下的的技术方案。所述的微分叠加射频CMOS低噪声放大器是在传统共源共栅LNA的基础上，增加一个工作在线性区的NMOS管，旨在抵消传统结构中共源极MOS管的高阶跨导系数，从而在LNA的正向放大倍数和噪声系数的指标不受到影响的情况下，使LNA的线性度得到提高。
现结合附图具体描述本发明的技术方案。
一种微分叠加射频CMOS低噪声放大器，含Vdd端、Vbias1端、Vbias2端、Vbias3端、Vin端、Vout端和地线，Vdd端和地线跨接在电压源+端和电压源-端之间，Vbias1端、和Vbias3端分别与偏置电压1端、偏置电压2端和偏置电压3端连接，Vin端和Vout端分别是该放大器的射频信号输入端和射频信号输出端，其特征在于，该放大器还含有第一MOS管M1，第二MOS管M2，第三MOS管M3，第一电感Lg，第二电感Ls1，第三电感Ls2，第四电感Ld，第五电感Lout，第一电容Cc1，第二电容Cc2，第三电容Cd，第四电容Cc3，第五电容Cc4和电阻Rd，第一MOS管M1，第MOS管M2，第三MOS管M3都是NMOS管，第一电感Lg与第一电容Cc1串联后跨接在Vin端和第一MOS管M1的栅极之间，第二电容Cc2跨接在Vbias3端与Vbias1端之间，第一MOS管M1的栅极、第二MOS管M2的栅极和第三MOS管M3的栅极分别与Vbias1端、Vbias2端和Vbias3端连接，第二电容Cc2跨接在第一MOS管M1的栅极和第三MOS管M3的栅极之间，第二电感Ls1跨接在第一MOS管M1的源极和第三MOS管M3的源极之间，第三电感Ls2跨接在第三MOS管M3的源极和地线之间，第一MOS管M1的漏极、第二MOS管M2的源极和第三MOS管M3的漏极连接，第四电感Ld、第三电容Cd和电阻Rd並联后跨接在第二MOS管M2的漏极与Vdd端之间，第四电容Cc3跨接在第二MOS管M2的漏极和第五电感Lout的一端之间，第五电容Cc4跨接在第五电感Lout与第四电容Cc3连接点和地线之间，第五电感Lout的另一端与Vout端连接。
在图2中，在一定的偏置条件下，当第一MOS管M1的栅-源极之间加上一个小信号后，其输出漏极电流可表示如下id(vgs)=g1vgs+g2vgs2+g3vgs3+......(1)]]>其中g1就是第一MOS管M1的小信号跨导系数，g2、g3...是第一MOS管M1的高阶跨导，即漏极电流对输入电压信号的高阶微分，它们是导致晶体管产生非线性的主要原因。根据LNA线性度(IP3)的定义，可采用下式表示AIP3=43|g1g3|...(2)]]>显然，为了提高LNA的线性度，必须增加晶体管的小信号跨导g1，或减小晶体管的三阶跨导系数g3，但是采用前者必然导致增加电路的功耗，这种方法并不可取。因此，本发明采用了后者。
图3所示的是(1)式中的三个跨导系数g1、g2和g3。可以看出，g3在低偏置条件下，即线性工作区的值为正，在高偏置条件下，即饱和工作区的值为负。因此，可以采用两个晶体管的办法达到减小g3的目的，即让一个晶体管工作在饱和区，让另一个晶体管工作在线性区，从而达到两个三阶跨导系数相互抵消的目的，即通过两个漏极电流对输入电压信号的三阶微分的叠加，减小它们的代数和。鉴于减小LNA的噪声系数，保证LNA的正向放大倍数，第一MOS管M1应工作在饱和区。因此，应该在图1所示的电路中加上另外一个工作在线性区的MOS管，即图2中的第三MOS管M3。
本发明能够通过简单的电路结构实现对无线射频信号在低噪声的环境下进行放大，本发明的优点在于现以比较静态偏置电流为4.6mA、采用0.25μm CMOS工艺制造的微分叠加射频CMOS低噪声放大器与具有相同静态偏置电流、相同制造工艺的传统共源共栅极结构射频CMOS低噪声放大器的性能说明之。
由上表可以看出，在相同偏置条件、相同功耗下，尽管牺牲了约为0.2dB的噪声和约3.5dB的功率增益，本发明的低噪声放大器的线性度增加了约6dBm。15.2dB的增益足以将微弱的无线射频信号放大，使得系统中后续模块可以对其正确处理，但是+1.8dBm的线性度可以进一步减少放大信号的谐波失真，使其信号频谱的纯度变得更高，这样基带信号的误码率就变得更低了。
图1为传统的共源共栅射频CMOS低噪声放大器的电路图。
图2为本发明的微分叠加射频CMOS低噪声放大器的电路图。
图3为不同偏置条件下的MOS管的跨导系数曲线。
具体实施例方式
现结合附图和实施例详细说明本发明的技术方案。
实施例本实施例具有与图2所示的电路完全相同的电路结构。本实施例的元器件和电路参数罗列如下第一电感Lg，第二电感Ls1和第三电感Ls2的电感量分别为9.15nH，0.6nH和0.8nH；第一电容Cc1和第二电容Cc2的电容量分别为50pF和50pF。第四电感Ld和第五电感Lout的电感量分别为14.5nH和10.3nH；第三电容Cd，第四电容Cc3和第五电容Cc4的电容量分别为200fF，50pF和572fF；电阻Rd的阻值为300欧姆；偏置电压1端的电压为690mV；偏置电压2端的电压为1.3V；偏置电压3端的电压为530mV。
下面详细说明本发明技术方案的工作原理。本发明的微分叠加射频CMOS低噪声放大器电路图如图2所示。偏置电压1端是第一MOS管M1栅极电压控制端，其电压为690mV，偏置电压2端是第二MOS管M2栅极电压控制端，其电压为1.3V，偏置电压3端是第三MOS管M3栅极电压控制端，其电压为530mV。第一电感Lg，第二电感Ls1和第三电感Ls2的电感量分别为9.15nH，0.6nH和0.8nH。第一电容Cc1和第二电容Cc2的电容量分别为50pF和50pF。第一电感Lg，第二电感Ls1，第三电感Ls2，第一电容Cc1和第二电容Cc2组成输入匹配网络，减小输入信号反射度。第四电感Ld和第五电感Lout的电感量分别为14.5nH和10.3nH。第三电容Cd，第四电容Cc3和第五电容Cc4的电容量分别为200fF，50pF和572fF。电阻Rd的阻值为300欧姆。第四电感Ld，第五电感Lout，第三电容Cd，第四电容Cc3，第五电容Cc4和电阻Rd组成输出匹配网络，减小输出信号反射度。当无线射频信号作为输入信号从Vin端输入，第一MOS管M1将变化的电压信号转换成变化的电流信号，该电流信号与第三MOS管M3产生的电流信号一起流过作为电流跟随器的第二MOS管M2，当该电流通过输出网络时，产生了变化的电压信号，并从Vout端输出。输出电压信号的幅度比输入电压信号的幅度大，输入信号被放大了。
由于第三MOS管M3产生的三阶跨导系数对第一MOS管M1产生的三阶跨导系数有抵消作用，因此整个放大器的三阶跨导系数变小了，即放大器的线性度提高了。同时，由于放大器的放大倍数主要取决于第一MOS管M1，而在减小整个放大器的三阶跨导系数的过程中并没有影响到第一MOS管M1的参数，因此整个放大器的正向放大倍数仍然可以保持较大的数值。
权利要求
1.一种微分叠加射频CMOS低噪声放大器，含Vdd端、Vbias1端、Vbias2端、Vbias3端、Vin端、Vout端和地线，Vdd端和地线跨接在电压源+端和电压源一端之间，Vbias1端、和Vbias3端分别与偏置电压1端、偏置电压2端和偏置电压3端连接，Vin端和Vout端分别是该放大器的射频信号输入端和射频信号输出端，其特征在于，该放大器还含有第一MOS管(M1)，第二MOS管(M2)，第三MOS管(M3)，第一电感(Lg)，第二电感(Ls1)，第三电感(Ls2)，第四电感(Ld)，第五电感(Lout)，第一电容(Cc1)，第二电容(Cc2)，第三电容(Cd)，第四电容(Cc3)，第五电容(Cc4)和电阻(Rd)，第一MOS管(M1)，第二MOS管(M2)，第三MOS管(M3)都是NMOS管，第一电感(Lg)与第一电容(Cc1)串联后跨接在Vin端和第一MOS管(M1)的栅极之间，第二电容(Cc2)跨接在Vbias3端与Vbias1端之间，第一MOS管(M1)的栅极、第二MOS管(M2)的栅极和第三MOS管(M3)的栅极分别与Vbias1端、Vbias2端和Vbias3端连接，第二电容(Cc2)跨接在第一MOS管(M1)的栅极和第三MOS管(M3)的栅极之间，第二电感(Ls1)跨接在第一MOS管(M1)的源极和第三MOS管(M3)的源极之间，第三电感(Ls2)跨接在第三MOS管(M3)的源极和地线之间，第一MOS管(M1)的漏极、第二MOS管(M2)的源极和第三MOS管(M3)的漏极连接，第四电感(Ld)、第三电容(Cd)和电阻(Rd)並联后跨接在第二MOS管(M2)的漏极与Vdd端之间，第四电容(Cc3)跨接在第二MOS管(M2)的漏极和第五电感(Lout)的一端之间，第五电容(Cc4)跨接在第五电感(Lout)与第四电容(Cc3)连接点和地线之间，第五电感(Lout)的另一端与Vout端连接。
2.根据权利要求1所述的微分叠加射频CMOS低噪声放大器，其特征在于，该放大器的元器件和电路参数罗列如下第一电感(Lg)，第二电感(Ls1)和第三电感(Ls2)的电感量分别为9.15nH，0.6nH和0.8nH；第一电容(Cc1)和第二电容(Cc2)的电容量分别为50pF和50pF。第四电感(Ld)和第五电感(Lout)的电感量分别为14.5nH和10.3nH；第三电容(Cd)，第四电容(Cc3)和第五电容(Cc4)的电容量分别为200fF，50pF和572fF；电阻(Rd)的阻值为300欧姆；偏置电压1端的电压为690mV偏置电压2端的电压为1.3V；偏置电压3端的电压为530mV。
全文摘要
一种微分叠加射频CMOS低噪声放大器，属于集成电路设计及信号处理的技术领域。在传统共源共栅LNA的基础上，增加一个工作在线性区的NMOS，旨在抵消传统结构中共源极MOS的高阶跨导系数，从而使整个LNA在基本不影响正向放大倍数及噪声系数的同时提高其线性度。其优点为同时获得较大的线性度和较高的正向放大倍数。本发明适用于1.9GHz PCS的无线接收模块中，它能显著提高无线信号的频谱纯度，降低基带信号的误码率。
文档编号H04B1/16GK1790894SQ20051011215
公开日2006年6月21日 申请日期2005年12月28日 优先权日2005年12月28日
发明者李勇, 金玮, 景一欧, 赖宗声 申请人:华东师范大学