专利名称：经由时钟和数据内插的数据过采样的利记博彩app
技术领域：
本发明涉及经由时钟和数据内插的数据过采样，更具体地说，涉及数据恢复系统和在时钟和数据信号之间提供过采样延时的方法。
背景技术：
过采样是一种用于从单一信号或信号序列中提取例如频率、相位或歪斜失真的时钟信息的有用技术。在数据恢复系统中经常采用。
过采样通常由以下步骤实现1)向多个触发器中的每一个提供公共数据信号，2)产生基准时钟的多个相位(例如，使用抽头式延时线，抽头式环振荡器或延时锁相环(DLL))，以及3)将每个时钟相位提供给不同的触发器。从而，数据信号被采样的频率被增大为高于仅由基准时钟采样数据信号的频率。数据信号被采样的更高的频率为“过采样频率”，而被用来启动过采样的时钟相位的数目为“过采样因子”。
发明内容
本发明的一个方面实施为数据恢复系统。系统包括第一和第二数据采样元件、时钟和数据内插器以及电流导引机构。时钟内插器接收第一差分时钟并输出第二差分时钟。第一差分时钟操作第一数据采样元件，且第二差分时钟操作第二数据采样元件。数据内插器接收并输出差分数据信号。由数据内插器接收的差分数据信号被第一数据采样元件采样。从数据内插器输出的差分数据信号被第二数据采样元件采样。电流导引机构在第一和第二节点之间导引电流，其中，第一节点被耦合来偏置时钟内插器的输入差分对和数据内插器的延时差分对，且第二节点被耦合来偏置数据内插器的输入差分对和时钟内插器的延时差分对。
本发明的另一个方面实施为在时钟和数据信号之间提供过采样延时的方法。该方法包括在第一和第二节点之间导引电流。第一节点被耦合到时钟内插器的输入差分对和数据内插器的延时差分对，且第二节点被耦合到数据内插器的输入差分对和时钟内插器的延时差分对。第一时钟和数据信号被提供到第一数据采样元件，并被分别提供到时钟和数据内插器。分别从时钟和数据内插器输出的第二时钟和数据信号被提供到第二数据采样元件。
本发明的其他实施例也被公开。
附图中图示了本发明的说明性和当前优选的实施例，其中图1图示了第一示例性数据恢复系统，其中，数据采样元件链被用来过采样数据；图2图示了第二示例性数据恢复系统，其中，数据采样元件链被用来过采样数据；图3图示了用于实现如图2中所示的数据恢复系统的时钟和数据通路中对应延时的电路；以及图4图示了用于在时钟和数据信号之间提供过采样延时的方法。
具体实施例方式
图1图示了数据恢复系统100。系统100包括数据采样元件链102、104、106，数据采样元件链102、104、106中的每一个接收公共的数据信号108和不同的时钟信号110、112、114。在一个实施例中，数据采样元件102-106被实现为触发器。时钟信号110-114表示基准时钟110的多个相位(基准时钟110自身也可能作为其中一个相位)。在系统100中，基准时钟的不同相位112、114通过使基准时钟经过一系列延时元件116、118来产生。作为示例，系统100的过采样周期为0.001个时间单位。
优选地，延时元件116、118是匹配的，从而使数据采样元件102-106有一致的过采样频率。然而，仅仅匹配延时元件116、118并不总是提供一致的过采样频率。例如，为了获得一致的过采样频率，需要将数据信号108以非常小的歪斜失真提供给数据采样元件102-106中的每一个。这可能比较困难，尤其在过采样因子较大的情况下。数据信号108中的歪斜失真表现为时钟错误，并且随着过采样频率的增大，即使是小的时钟错误也能破坏数据恢复。
与歪斜失真可在数据信号108中表现出来相类似，歪斜失真也可在各种时钟相位110-114中表现出来。即，尽管需要注意匹配延时元件116、118，也必须考虑各种时钟分配线的固有延时。因为与数据信号108一起，大的过采样因子使考虑这些延时更加困难。
当为了对多个数据通道进行歪斜失真测量的目的而对其进行过采样时，数据或时钟分配线中的歪斜失真尤其存在问题。
给定时钟和数据分配线的固有延时，一种建模和设计数据恢复系统的更好的方式如图2所示。数据恢复系统200与系统100相类似，系统200包括数据采样元件链202、204、206，以及基准时钟210，时钟210经过一系列的延时元件216、218以获得附加的时钟相位212、214。然而，数据恢复系统200在以下方面不同数据信号208经过延时元件220、222。
作为示例，系统200的过采样周期为0.001个时间单位。该过采样周期通过从数据延时元件的对应时钟延时元件(例如，216)中减去数据延时元件(例如，220)的值获得。即，2.001-2.000＝0.001。
延时元件220、222部分地帮助对各种数据分配线的固有延时建模。此外，由数据延时元件220、222引入的延时可被用来抵消某些或全部的由时钟分配线和/或时钟延时元件216、218引入的延时。然而，数据分配线中延时元件220、222的插入占据了更大空间，消耗了更大功率。数据延时元件220、222也会减小数据带宽，从而限制数据恢复系统200的频率。
对应的时钟延时元件和数据延时元件216、220可被“几乎匹配”的程度确定了1)可获得系统200多小的过采样周期，和2)可多大程度上提高系统200的时钟分辨率。
图3图示了用于实现数据恢复系统200的时钟和数据通路中对应的延时的电路300。
电路300包括时钟内插器302和数据内插器304。
时钟内插器302接收第一差分时钟(CLK，CLK_B)并输出第二差分时钟(CLK_OUT，CLK_OUT_B)。以类似的方式，数据内插器304接收第一差分数据信号(DATA，DATA_B)，并输出第二差分数据信号(DATA_OUT，DATA_OUT_B)。作为示例，第一差分时钟可在系统200的线路210上传送(图2)，并可操作数据采样元件202。第二差分时钟可在系统200的线路212上传送，并可操作数据采样元件204。同样地，第一差分数据信号可在线路208上传送，并可被数据采样元件202采样；且第二差分数据信号可在线路224上传送，并可被数据采样元件204采样。
每个内插器302、304包括输入差分对308/310、320/322和延时的差分对312/314、316/318。对于每个内插器302、304，延时元件324、326、328、330耦合内插器的输入和延时差分对中对应晶体管的基极。作为示例，每个延时元件324-330可使用差分对或工程迹线实现。
每个内插器的输入和延时差分对中对应晶体管的集电极经由负载R332、334、336、338被耦合到电源电压(VDD)。每个负载的值R可设为2×VSW/IQ，其中，VSW为期望的电压摆幅，IQ为由电流导引机构306吸收的电流量。
优选地，两个内插器302、304的组件匹配很好。即，晶体管308-322匹配，延时元件324-330匹配，负载332-338匹配，且信号线匹配。
电路300还包括机构306以在第一和第二节点之间(即，节点A和B)导引电流。第一节点(节点A)被耦合来偏置时钟内插器302的输入差分对308/310和数据内插器304的延时差分对316/318。第二节点(节点B)被耦合来偏置数据内插器304的输入差分对320/322和时钟内插器302的延时差分对312/314。
作为示例，电流导引机构306可使用R/2R电流吸收阶梯实现。电流吸收阶梯可耦合在第一和第二节点(即，节点A和B)及电流吸收IQ 340之间。电流吸收阶梯可使用差分对导引。
如果电流导引机构306被配置来导引相等的电流到节点A和B(且假定内插器302、304的所有组件匹配很好)，则由时钟内插器302引入的延时应当等于由数据内插器304引入的延时。然而，如果电流导引机构306被配置来导引更多的电流到节点B，则节点A将吸收更少的电流，时钟内插器302将引入更多延时，而数据内插器304将引入更少延时。从而，最终结果是创建了受控的过采样周期。如果被导引到节点A和B的电流“几乎相等”，则可使得过采样周期非常小，从而提高了系统200的时钟分辨率。
如果电流导引机构306被配置来导引所有的电流到节点B，则时钟内插器302引入的延时将等于整个延时元件324的值。优选地，延时元件324-330的匹配值要小于由内插器302、304接收的差分数据信号的上升时间。
在电路300的一个实施例中，电流导引机构306是可编程的。以这种方式，可在机构的节点之间(即，节点A和B)导引不同比率的电流。在电路300的设计、测试和/或配置期间，用于可以通过导引不同比率的电流到节点A和B来确定有用的过采样周期。
应当注意如果系统200的时钟和数据信号(图2)是差分的，则数据采样元件202、204可同样地实现差分数据采样。数据采样元件202、204可交替地将它们的差分输入转换为单端输出。
还应当注意电路300可被复制用于系统200中每个对应的时钟和数据延时。同样地，电路300可被复制用于多个数据通道。在任一种情况下，电路300的插入延时应当匹配。
在系统200的某些实施例中，电路300可用来实现一致的过采样频率。然而，电路300还可用在期望获得已知的，但不一致的过采样频率的系统中。
图4图示了一种用于在时钟和数据信号之间提供过采样延时的方法。作为示例，方法400可使用图2和3中所示的系统200和电路300实现。方法400包括在第一和第二节点之间导引402电流，其中，第一节点耦合到时钟内插器的输入差分对和数据内插器的延时差分对，第二节点耦合到数据内插器的输入差分对和时钟内插器的延时差分对。然后，第一时钟和数据信号被提供404给第一数据采样元件，并被分别提供给时钟和数据内插器。分别从时钟和数据内插器输出的第二时钟和数据信号被提供406给第二数据采样元件。可选地，第二时钟和数据信号可被提供给N个更多的时钟和数据内插器链的输入，并且时钟和数据内插器链的时钟和数据输出可被提供给N个附加的数据采样元件。
尽管这里详细描述了本发明的说明性和当前优选的实施例，但是应当理解，创造性概念可另外地以各种方式实施和采用，并且所附权利要求要被解释为包括这些改变，除了那些被现有技术所限制的以外。
权利要求
1.一种数据恢复系统，包括第一和第二数据采样元件；用来接收第一差分时钟并输出第二差分时钟的时钟内插器，所述第一差分时钟操作所述第一数据采样元件，并且所述第二差分时钟操作所述第二数据采样元件；用来接收并输出差分数据信号的数据内插器，所述接收的差分数据信号被所述第一数据采样元件采样，并且所述输出的差分数据信号被所述第二数据采样元件采样；和用来在第一和第二节点之间导引电流的机构，所述第一节点被耦合以偏置所述时钟内插器的输入差分对和所述数据内插器的延时差分对，并且所述第二节点被耦合以偏置所述数据内插器的输入差分对和所述时钟内插器的延时差分对。
2.根据权利要求1所述的数据恢复系统，其中，用来导引电流的所述机构被配置以导引更多的电流到所述第二节点。
3.根据权利要求1所述的数据恢复系统，其中，所述输入差分对和所述延时差分对之间的匹配延时经由附加的差分对实现。
4.根据权利要求1所述的数据恢复系统，其中，所述输入差分对和所述延时差分对之间的匹配延时经由匹配迹线实现。
5.根据权利要求1所述的数据恢复系统，其中，所述输入差分对和所述延时差分对之间的匹配延时小于所述接收的差分数据信号的上升时间。
6.根据权利要求1所述的数据恢复系统，其中，所述电流导引机构可编程以导引不同比率的电流到所述第一和第二节点。
7.一种用于在时钟和数据信号之间提供过采样延时的方法，包括在第一和第二节点之间导引电流，所述第一节点被耦合到时钟内插器的输入差分对和数据内插器的延时差分对，并且所述第二节点被耦合到所述数据内插器的输入差分对和所述时钟内插器的延时差分对；将第一时钟和数据信号提供给第一数据采样元件，并分别提供给所述时钟和数据内插器；以及向第二数据采样元件提供分别从所述时钟和数据内插器输出的第二时钟和数据信号。
8.根据权利要求7所述的方法，还包括向另外N个时钟和数据内插器链的输入提供所述第二时钟和数据信号；以及向N个附加数据采样元件提供所述时钟和数据内插器链的时钟和数据输出。
9.根据权利要求7所述的方法，还包括，导引更多的电流到所述第二节点。
10.根据权利要求7所述的方法，还包括，导引不同比率的电流到所述第一和第二节点以确定有用的过采样周期。
全文摘要
本发明提供了经由时钟和数据内插的数据过采样的系统和方法。通过在第一和第二节点之间导引电流，在时钟和数据信号之间提供了过采样延时。第一节点被耦合到时钟内插器的输入差分对和数据内插器的延时差分对。第二节点被耦合到数据内插器的输入差分对和时钟内插器的延时差分对。第一时钟和数据信号被提供到第一数据采样元件，并被分别提供到时钟和数据内插器。分别从时钟和数据内插器输出的第二时钟和数据信号被提供到第二数据采样元件。可链接附加的数据采样元件来形成更长的数据采样元件链。
文档编号H04B3/00GK1684451SQ20051000231
公开日2005年10月19日 申请日期2005年1月17日 优先权日2004年4月16日
发明者里德·格伦·小伍德 申请人:安捷伦科技有限公司