专利名称：一种通用高效数据包的数据缓存器的利记博彩app
技术领域：
本实用新型涉及一种数据缓存器。
背景技术：
信号处理电路中大量使用数据缓存技术。目前在处理数据缓存时，一般是根据应用系统需要处理的数据包大小以及需要缓存的数据包的个数，来确定缓存器空间以及每个缓存单元的空间。缓存器整个空间的大小，为最大数据包的大小乘上缓存数据包个数；每个缓存单元空间的大小则需根据最大的数据包大小来确定，同时对每个缓存单元空间分配一个固定地址。例如，网络数据传输中的IP包缓存器，最大IP包为64K字节，若需缓存4个IP包，设置整个缓存空间为64×4K字节，每个缓存单元空间为64K字节。为了减少缓存空间，可考虑网络传输最大IP包为1600字节，则缓存4个IP包需要设置缓存空间为1600×4字节。
这种缓存器存在的主要缺点1、通用性差如果应用中最大的数据包超出了缓存的单元空间，该数据包无法存储。例如，缓存空间设置采用1600×4字节，当某种应用需要存储的数据包大小超出1600字节时，该数据包无法存储在此缓存器中。
2、使用效率低如果应用中的数据包大小，大大小于缓存的单元空间，由于地址与缓存空间的一一对应，造成缓存空间的浪费。例如，缓存空间的设置采用1600×4字节，当连续输入的IP包大小仅有64字节时，则整个缓存器只存储了64×4字节，造成了资源的极大浪费。
发明内容
本实用新型的发明目的在于针对目前普通FIFO存储器即先入先出存储器，存在的存储单元空间与地址固定而造成对存储空间的低效率利用，以及无法适应处理各种不同大小数据包的缺点，为用户提供一种能根据输入数据包大小自动分配缓存空间、确定每个数据包起始地址，通过其输出地址比较器实现输出动态存储数据包，具有结构简单、存储功能高效的一种通用高效数据包的数据缓存器。
本实用新型的发明目的是通过实施下述技术方案来实现的一种通用高效数据包的数据缓存器，其特征于在FIFO数据存储器的输入地址计数器上，接装有输入数据包起始地址FIFO存储器，在FIFO数据存储器的输出地址计数器上，接装有输出地址比较器，输出地址比较器通过读地址线与输入数据包起始地址FIFO存储器间有地址数据读取连接，并有输出数据包起始信号输出端口以及与输出时钟连接的输出时钟接口，输入数据包起始地址FIFO存储器则分别设有输入时钟、地址FIFO满信号输出和输入数据包起始信号输入的端口连接。
本实用新型的优点在于由于在FIFO数据存储器上，接装有输入数据包起始地址FIFO存储器，可以准确地给出一个数据包输入时存储在FIFO数据存储器RAM中的起始地址，而接装的输出地址比较器可以从RAM中读取该数据包的起始地址，两者配合可以对各种不同大小的数据包实现高效率存储和读取；可根据输入数据包的大小自动分配缓存空间，使输入数据包的大小不受数据缓存器FIFO空间大小的限制，从而大大提高了对缓存器空间的有效利用，在应用中能够高效通用地存储数据，此外还有模块结构简单制造成本低的优点。
图1为本实用新型缓存器模块电路结构示意图图中标记标有数据FIFO的框线为FIFO数据存储器，标有输入数据包起台地址FIFO的框线，为输入数据包起始地址FIFO存储器。
具体实施方式
一种通用高效数据包的数据缓存器，其特征于在FIFO数据存储器的输入地址计数器上，接装有输入数据包起始地址FIFO存储器，在FIFO数据存储器的输出地址计数器上，接装有输出地址比较器，输出地址比较器通过读地址线与输入数据包起始地址FIFO存储器间进行地址数据读取连接，并有输出数据包起始信号输出端口以及与输出时钟连接的输出时钟接口，输入数据包起始地址FIFO存储器则分别设有输入时钟、地址FIFO满信号输出和输入数据包起始信号输入的端口连接。
本实用新型工作原理如下对一个数据包的存储和读取操作的流程是在数据包输入前，先输入一个数据包输入起始信号，然后输入数据。输入数据包起始地址FIFO收到数据包输入起始信号后，将数据FIFO的输入地址计数器值保存，并将自身写地址加1，以便保存下一个输入数据包起始地址，同时地址FIFO的标志电路检查地址FIFO是否已满，若满则给出地址FIFO满标志，防止地址FIFO溢出。同样，第二个数据包输入起始信号到达时，地址FIFO将数据FIFO的输入地址计数值保存，再将自身写地址加1，等待接收下一个输入数据包起始地址。依次类推，保存每个数据包的起始地址。
在读取数据包时，输出地址比较器从输出地址计数器中，读取当前数据FIFO存储器RAM中的输出数据地址，同时从输入数据包起始地址FIFO中获取该数据包起始地址，比较二地址是否一致，一致则表明数据FIFO存储器的当前地址，即为一个数据包的起始地址，输出地址比较器给出输出数据包信号的起始信号，从而确定数据包读取的起始地址，同时也表明了上一个数据包读操作的结束，以供后续电路使用。
权利要求1.一种通用高效数据包的数据缓存器，其特征于在FIFO数据存储器的输入地址计数器上，接装有输入数据包起始地址FIFO存储器，在FIFO数据存储器的输出地址计数器上，接装有输出地址比较器，输出地址比较器通过读地址线与输入数据包起始地址FIFO存储器间有地址数据读取连接，并有输出数据包起始信号输出端口，以及与输出时钟连接的输出时钟接口，输入数据包起始地址FIFO存储器则分别设有输入时钟、地址FIFO满信号输出和输入数据包起始信号输入的端口连接。
专利摘要本实用新型公开了一种通用高效数据包的数据缓存器，特征是在FIFO数据存储器的输入地址计数器上，接有输入数据包起始地址FIFO存储器，在FIFO数据存储器的输出地址计数器上，接有输出地址比较器，输出地址比较器通过读地址线与输入数据包起始地址FIFO存储器间有地址数据读取连接，并有输出数据包起始信号输出端口及与输出时钟连接的输出时钟接口，输入数据包起始地址FIFO存储器则分别设有输入时钟、地址FIFO满信号输出和输入数据包起始信号输入的端口连接，优点是可对各种不同大小数据包实现高效存储和读取，依输入数据包大小自动分配缓存空间，输入数据包大小不受缓存器FIFO空间的限制，提高了缓存器空间的利用率。
文档编号H04L12/02GK2666045SQ200320115209
公开日2004年12月22日 申请日期2003年12月5日 优先权日2003年12月5日
发明者吕永其 申请人:中国电子科技集团公司第三十研究所