专利名称：宽带跳频综合器装置的利记博彩app
技术领域：
本实用新型涉及一种通信领域中的宽带跳频综合器装置，特别适用于微波跳频抗干扰通信系统中作宽带跳频综合器。
背景技术：
目前一般的频率综合器是输出频率预置可变，频率之间的转换时间不做严格的要求，因此只能作一般的综合器使用。而一般通信中常用的跳频综合器其控制密钥是不参加跳频图案的产生，因此保密性、随机性相对较差，同时跳频综合器的跳频速度、噪声等性能均不作严格要求，不能满足现代通信设备的要求。
发明内容
本实用新型的目的在于避免上述背景技术中的不足之处而提供一种可编程器(FPGA)与锁相环结合、实现跳频图案控制及快速跳频的宽带跳频综合器装置，本实用新型还具有频率转换时间快、低相噪、低杂散的优良性能，随机性和保密性能好等特点，同时具有集成化程度高、成本低等优点。
本实用新型的目的是这样实现的它由微处理器1、跳频时钟2、跳频控制器3、宽带跳频综合器4、主振时钟5、电源6组成。其中微处理器1出端口1通过数据总线与跳频控制器3入端口1连接，跳频控制器3出端口2通过数据总线与宽带跳频综合器4入端口1连接、入端口3与跳频时钟2出端连接、入端口4与外接频率表号出端口B连接、入端口5与外接密钥出端口C连接；宽带跳频综合器4出端口2通过数据总线与输出端口A连接、主振时钟5出端与宽带跳频综合器4入端口3连接，电源6出端+V1、+V2电压端与各部件相应电源端并接。
本实用新型的目的还可以通过以下措施达到本实用新型宽带跳频综合器4由接口电路8、跳频可编程器9、锁相环路10、14、有源滤波器11、15、压控振荡器12、16、放大器17、18、混频器13、电阻R1至R6构成的衰减器19、20组成，其中接口电路8入端2至5脚通过4根数据总线与跳频控制器3出端口2连接、出端6至12脚通过7根数据总线与跳频可编程器9入端2至8脚连接、入端14脚与电源6出端+V1电压端连接、入端15脚与地端连接；跳频可编程器9出端9至19脚通过11根数据总线与锁相环路14入端2至12脚连接、出端20至30脚通过11根数据总线与锁相环路10入端2至12脚连接、入端35脚与电源6出端+V1电压端连接、入端36脚与地端连接；锁相环路10出端13、14脚分别与有源滤波器11入端3、2脚连接、入端15脚与主振时钟5出端1脚连接、入端18脚与混频器13出端3脚连接，入端16脚与电源6出端+V1电压端连接、入端17脚与地端连接；锁相环路14出端13、14脚分别与有源滤波器15入端3、2脚连接、入端15脚与主振时钟5出端2脚连接、入端18脚与压控振荡器16出端2脚连接、入端16脚与电源6出端+V1电压端连接、入端17脚与地端连接；有源滤波器11、15各出端6脚分别与压控振荡器12、16各入端1脚连接、各入端4脚与电源6出端+V2电压端并接，各入端5脚与地端并接；压控振荡器12、16各出端3脚分别与放大器18、17各入端2脚连接、各入端4脚与电源6出端+V1电压端连接、各入端5脚与地端并接；压控振荡器12出端2脚与混频器13入端1脚连接，放大器17、18各出端6脚分别与衰减器20的电阻R4、R5一端并接及衰减器19的电阻R1、R2一端并接，各入端4脚与电源6出端+V1电压端并接、各入端5脚与地端并接；衰减器19的电阻R2另一端及电阻R3一端与输出端口A并接、电阻R1、R3另一端并接地端；衰减器R20的电阻R5另一端及电阻R6一端与混频器13入端2脚并接、电阻R4、R6另一端并接地端；混频器13入端4脚与电源6出端+V1电压端并接、入端5脚与地端并接。
本实用新型相比背景技术有如下优点1.本实用新型由于采用跳频可编程器9和锁相环相结合的集成器件电路技术，使跳频综合器4在跳频控制器3作用下实现了快速跳频，同时获得频率快速跳变、低相噪、低杂散的优良射频输出频率。
2.本实用新型跳频控制器3采用密钥控制、频率表号控制来产生随机跳频图案，因此具有很好的随机性能和保密性能。
3.本实用新型采用集成器件制作，集成化程度高。成本低，调试制作简易，便于批量生产。
图1是本实用新型原理方框图。
图2是本实用新型宽带跳频综合器4的电原理图。
具体实施方式
参照图1、图2，本实用新型由微处理器1、跳频时钟2、跳频控制器3、宽带跳频综合器4、主振时钟5、电源6组成。其中微处理器1出端口1通过数据总线与跳频控制器3入端口1连接，微处理器1作用是对跳频控制器3输入的跳频频率表号，进行数据处理与跳频、定频控制，获得所需的跳频频率控制指令信号，实施例微处理器1采用市售TMS320C50型CPU微处理器集成芯片制作。跳频时钟2出端与跳频控制器3入端口3连接，其作用是提供宽带跳频综合器4的跳频信号，实施例采用市售集成振荡器器件自制而成，其输出时钟信号为128kHz，跳频控制器3入端口4与外接频率表号出端口B连接，频率表号出端口B提供跳频控制器3的跳频频率表程序信号，由外接频率表号产生器提供，使宽带跳频综合器4具有随机性。跳频控制器3入端口5与外接密钥出端口C连接，密钥信号由外接保密机提供，使宽带跳频综合器4输出具有保密性。跳频控制器3出端口2通过数据总线与宽带跳频综合器4入端口1连接。跳频控制器3作用是在微处理器1、频率表号、密钥信号作用下形成跳频图案频率表控制宽带跳频综合器4的输出跳频信号。实施例跳频控制器3采用市售FPGA10K10型可编程器件制作。本实用新型主振时钟5出端与宽带跳频综合器4入端口3连接，作用提供跳频综合器4的主振时钟信号，实施例采用市售10MHz的集成振荡器制作，提供10MHz的信号作锁相环路10、14的主振信号源。
本实用新型宽带跳频综合器4作用是在跳频控制器3的控制下，实现频率快速跳变，由出端口2与其连接的输出端口A输出，提供收发信机的跳频本振源。本实用新型宽带跳频综合器4由接口电路8、跳频可编程器9、锁相环路10、14，有源滤波器11、15、压控振荡器12、16、放大器17、18、混频器13、电阻R1至R6构成的衰减器19、20组成。图2是本实用新型宽带跳频综合器4实施例电原理图接线图，并按其连接线路。本实用新型采用双锁相环路设计，由锁相环路10、有源滤波器11、压控振荡器12、混频器13、放大器18、衰减器19构成主锁相环路结构，由锁相环路14、有源滤波器15、压控振荡器16及放大器17、衰减器20构成付锁环环路结构，主锁相环路和付锁相环路作用是对跳频可编程器9出端9至19脚、20至30脚分别输出的频率频表及跳频图案进行信号恢复与提取，作为收发信机的本振信号，由跳频控制器3输出的跳频控制信号通过4根数据总线输入接口电路8，接口电路8作用是提供输入信号的接口及信号的转换，经接口电路8转换后的信号通过7根数据总线输入跳频可编程器9入端2至8脚，跳频可编程器9作用与跳频控制器3输入的跳频图案结合，形成跳频频率表输出分别控制主锁相环路和付锁相环路进行跳变的射频频率。实施例接口电路8采用市售PCF8S94P型接口集成芯片制作，跳频可编程器9采用市售EPM9320AL184-10型可编程器集成芯片制作。主、付锁相环路中的锁相环路10、14作用是进行分频与鉴相，输出鉴相信号，实施例采用市售Q3236型集成分频鉴相芯片制作。有源滤波器11、15作用是进行信号有源滤波，滤除信号噪声，改善信号输出波形，实施例采用市售OP275型集成滤波器芯片制作。压控振荡器12、16作用提供锁环路的射频频率源，实施例采用市售T0-8D型集成压控振荡器器件制作。混频器13作用是把主锁相环路中的压控振荡器12和付锁相环路中压控振荡器16的输出信号进行混频，混频后的输出信号作为主锁相环路的鉴相信号。放大器17、18作用是对压控振荡器12、16的输出信号进行放大。实施例混频器13采用市售LM82008型集成混频器芯片制作。放大器17、18采用市售ERA-5型集成放大器芯片制作。衰减器19由电阻R至R3构成，衰减器20由电阻R4至R6构成，衰减器19、20作用对输出信号幅度进行衰减，实施例电阻R1至R6均采用市售通用电阻器件制作。
本实用新型电源6提供各级部件工作电压，实施例采用市售集成直流稳压电源器件自制而成，其输出+V1端电压为+15V、输出+V2端电压为+28V。
本实用新型简要工作原理如下它的宽带频率综合器4通过锁相环路设计，实现本实用新型的快速跳频要求。由跳频控制器3通过接收外接输入的频率表号、密钥、换频时钟以及微处理器1的操作指令，产生高速变化的频率数据，控制宽带频率综合器4快速跳变，输出高速跳变的高质量的射频频率，作为收发信机的跳频本振源信号。
本实用新型安装结构如下把图2中主锁相环路的各部件锁相环路10、有源滤波器11、压控振荡器12、混频器13、放大器18、衰减器19及付锁相环路的各部件锁相环路14、有源滤波器15、压控振荡器16、放大器17、衰减器20所有电路分别安装在一块长×宽为133×60毫米的印制板上，然后把主、副锁相环路的印刷板分别安装在一个长×宽×高为139×66×20毫米的屏蔽盒内。再把图1、图2中剩余的各部件及主付环的二个屏蔽盒安装在一块长×宽为250×184毫米的大印制板上，按图1、图2连接线路。把大印制板安装在一个长×宽×高为256×190×28毫米的插件内，在插件的面板上安装输出端口A，外接频率表号、密钥输入端口B、C的电缆插座，在后板上安装源输入插座，插件安装在收发信机的机框内组装成本实用新型。
权利要求1.一种由微处理器(1)、跳频时钟(2)、跳频控制器(3)、主振时钟(5)、电源(6)组成的宽带跳频综合器装置，其特征在于还有宽带跳频综合器(4)组成，其中微处理器(1)出端口1通过数据总线与跳频控制器(3)入端口1连接，跳频控制器(3)出端口2通过数据总线与宽带跳频综合器(4)入端口1连接、入端口3与跳频时钟(2)出端连接、入端口4与外接频率表号出端口B连接、入端口5与外接密钥出端口C连接；宽带跳频综合器(4)出端口2通过数据总线与输出端口A连接、主振时钟(5)出端与宽带跳频综合器(4)入端口3连接，电源(6)出端+V1、+V2电压端与各部件相应电源端并接。
2.根据权利要求1所述的宽带跳频综合器装置，其特征在于宽带跳频综合器(4)由接口电路(8)、跳频可编程器(9)、锁相环路(10)、(14)、有源滤波器(11)、(15)、压控振荡器(12)、(16)、放大器(17)、(18)、混频器(13)、电阻R1至R6构成的衰减器(19)、(20)组成，其中接口电路(8)入端2至5脚通过4根数据总线与跳频控制器(3)出端口2连接、出端6至12脚通过7根数据总线与跳频可编程器(9)入端2至8脚连接、入端14脚与电源(6)出端+V1电压端连接、入端15脚与地端连接；跳频可编程器(9)出端9至19脚通过11根数据总线与锁相环路(14)入端2至12脚连接、出端20至30脚通过11根数据总线与锁相环路(10)入端2至12脚连接、入端35脚与电源(6)出端+V1电压端连接、入端36脚与地端连接；锁相环路(10)出端13、14脚分别与有源滤波器(11)入端3、2脚连接、入端15脚与主振时钟(5)出端1脚连接、入端18脚与混频器(13)出端3脚连接、入端16脚与电源(6)出端+V1电压端连接、入端17脚与地端连接；锁相环路(14)出端13、14脚分别与有源滤波器(15)入端3、2脚连接、入端15脚与主振时钟(5)出端2脚连接、入端18脚与压控振荡器(16)出端2脚连接、入端16脚与电源(6)出端+V1电压端连接、入端17脚与地端连接；有源滤波器(11)、(15)各出端6脚分别与压控振荡器(12)、(16)各入端1脚连接、各入端4脚与电源(6)出端+V2电压端并接，各入端5脚与地端并接；压控振荡器(12)、(16)各出端3脚分别与放大器(18)、(17)各入端2脚连接、各入端4脚与电源(6)出端+V1电压端连接、各入端5脚与地端并接；压控振荡器12出端2脚与混频器(13)入端1脚连接，放大器(17)、(18)各出端6脚分别与衰减器(20)的电阻R4、R5一端并接及衰减器(19)的电阻R1、R2一端并接，各入端4脚与电源(6)出端+V1电压端并接、各入端5脚与地端并接；衰减器19的电阻R2另一端及电阻R3一端与输出端口A并接、电阻R1、R3另一端并接地端；衰减器R20的电阻R5另一端及电阻R6一端与混频器(13)入端2脚并接、电阻R4、R6另一端并接地端；混频器(13)入端4脚与电源(6)出端+V1电压端并接、入端5脚与地端并接。
专利摘要本实用新型公开了一种宽带跳频综合器装置，它涉及通信领域中的微波跳频抗干扰跳频综合器。它由微处理器、跳频控制器、宽带跳频综合器、跳频时钟、主振时钟及电源等部件组成。它采用FPGA可编程器和集成频率综合器电路结合，实现跳频综合器在跳频控制器的作用下快速跳频，输出高速跳变的射频频率。并且本实用新型采用密钥、频率表号控制产生随机跳频图案，具有优良的随机性和保密性。本实用新型还具有跳频性能稳定可靠，集成化程度高，成本低，调试制作简易，便于批量生产等特点。适用于微波跳频抗干扰通信中作跳频综合器。
文档编号H04K3/00GK2524435SQ0220342
公开日2002年12月4日 申请日期2002年2月6日 优先权日2002年2月6日
发明者衷洁 申请人:信息产业部电子第五十四研究所