专利名称：码分多址扩频通信系统中相干运算装置的利记博彩app
技术领域：
本发明涉及码分多址(CDMA)移动通信系统。更具体地说，本发明提出了一种新颖的码分多址(CDMA)扩频通信系统中相干运算的装置。
在码分多址扩频通信系统中，相干运算是其中的必备装置，一般地，相干运算分为两部分复乘运算与累加运算。下面将结合以下公式加以说明。
设接收的信号为Data_I+iData_Q (1)本地PN码为PN_I-iPN_Q (2)接收的信号与本地的PN码复乘，得到(Data_I+iData_Q)×(PN_I-iPN_Q)=(Data_I×PN_I+Data_Q×PN_Q)+i(Data_Q×PN_I-Data_I×PN_Q)(3)这样，实际复乘器中的运算包含四个乘积项(Data_I×PN_I)、(Data_Q×PN_Q)、(Data_Q×PN_I)、(-Data_I×PN_Q)。
根据相干运算的原理，相干装置由两部分组成，其一是完成接收信号与本地PN码的复乘运算的复乘器，也就是上面公式(3)中所推导的；其二是完成对复乘结果做一定次数的相干累加的累加器，其结构原理请先参阅
图1所示。
图1的装置中，分为复乘器部分与累加器部分。Data_I与Data_Q分别为接收的I路与Q路接收信号，PN_I与PN_Q分别为本地I路与Q路PN码。
根据相干运算的结构原理图，现有的实现相干运算的装置可以有以下两种第一种装置该装置结构基本同图1的原理图所示。需要说明的是，在码分多址扩频通信系统中，接收的信号是经过AD变换采样量化后的2进制数，要占用多位位宽。当本地PN码为1或-1，也要占1位位宽。所以，第一种装置中，图1中的四个乘法器实际是四个多位乘一位的乘法器。显而易见，这样的四路乘法器所需的硬件资源是非常大的，这种实现装置是不可取的。
第二种装置按照图1的原理，该装置也分为两部分，如图2所示，第一部分是对于接收信号与本地PN码进行异或处理；第二部分就是对复乘结果进行相干累加。在第二种装置中，累加器部分与第一种装置相同。而在复乘器部分的结构中，鉴于本地PN码为1或0，所以采用四个异或门来处理4个复乘的乘积项(Data_I×PN_I),(Data_Q×PN_Q),(Data_Q×PN_I),(-Data_I×PN_Q)。图2中的异或门均是用PN码的比特逐位对数据进行异或，即当PN码为1时，数据按照原码输出；PN码为-1时，数据按照反码输出。比如对第一个乘积项而言，当PN_I为0时，Data_I与之异或，仍为Data_I，所以按原码输出；而当PN_I为1时，Data_I与之异或，为-Data_I，其实这时应该按照对Data_I求补后输出，这里异或的结果为将Data_I按照反码输出。第二、三个乘积项的运算类似于第一个乘积项。唯一有所不同的是第四个乘积项，由于它本身就带一个负号，所以，当PN_Q为1时，-Data_I与之异或按原码输出，当PN_Q为0时，Data_I与之异或按反码后输出。这种装置以四个异或门代替了四个乘法器，可以说是大大的节省了硬件资源。
但是，这种装置仍然是有缺陷的，传统观念认为，求反运算与求补运算只相差最低位的精度，几乎可以忽略。但是，实际上，在码分多址扩频通信系统中，由于实际信噪比非常低，导致接收信号的最低几位往往就是有用信号信息。这时，最低位的正确与否将直接决定码分址扩频系统的性能，这种以求反代替求补的装置是有误差的，尤其在低信噪比下，误差还是非常大的，所以，必须对误差有所补偿，有待于对现有的上述相干运算装置提出改进。
为此，本发明的目的是针对上述相干运算装置存在的缺点，提供一种实现起来简单、方便的码分多址扩频通信系统中相干运算装置，以减少所需的硬件开销、提高运算精度和系统性能。
为了实现上述目的，本发明采用如下两种技术方案该相干运算装置包括复乘器部分和累加器部分，复乘器部分含有四个异或电路、二个后续加法器，累加器部分含有二个累加器，复乘器部分分别接收I路与Q路的接收信号Data_I和Data_Q、以及I路与Q路本地PN码PN_I和PN_Q，接收信号和本地PN码经过异或运算后输出送至累加器部分；其中所述的复乘器部分还增设有一反相器和四个过渡加法器，Data_I、Data_Q、PN_I、PN_Q分别作为四个异或电路的输入，PN_Q作为第三个异或电路的输入时，先经过反相器，四个过渡加法器中的前两个加法器的输出作为第一个后续加法器的输入、后两个过渡加法器的输出作为第二个后续加法器中的输入；二个后续加法器的输出分别作为累加器部分的两个累加器的输入，二个累加器的输出即为相干累加的结果。
该相干运算装置包括复乘器部分和累加器部分，复乘器部分含有四个异或电路、二个后续加法器，复乘器部分分别接收I路与Q路的接收信号Data_I和Data_Q、以及I路与Q路本地PN码PN_I和PN_Q，接收信号和本地PN码经过异或运算后输出送至累加器部分；其中所述的复乘器部分中还增设有一反相器，Data_I、Data_Q、PN_I、PN_Q分别作为四个异或电路的输入，PN_Q作为第三个异或电路的输入时，先经过反相器，第一、四个异或电路输出作为第一个后续加法器的输入、第二、三个异或电路的输出作为第二个后续加法器的输入；所述的累加器部分为一累加补偿部分，第一、二后续加法器输出到累加补偿部分，PN_I、PN_Q、以及PN_Q经过求反后也均同时输出到累加补偿部分。
与传统的码分多址通信系统相干运算装置相比，本发明的方案一中，在相干运算装置的复乘器部分中增设有一反相器和四个过渡加法器；而在本发明的方案二中，还将普通的累加器部分改为累加补偿部分，在这二种方案中，对每次复乘后的结果因由于求反运算代替求补运算造成的误差进行加1补偿，在相干累加之后，还对于由于求反运算代替求补运算造成的总的误差作了补偿，一方面克服了传统装置需要消耗大量硬件资源的不足，另一方面，还克服了传统装置因运算精度低，导致系统性能恶化的缺陷。
下面结合附图和实施例，对本发明作一较为详细地说明图1为现有的相干运算装置原理结构示意图。
图2为现有的另一种相干运算装置原理结构示意图。
图3为本发明的相干运算装置原理结构示意图。
图4为本发明的另一实施例的相干运算装置原理结构示意图。
请参阅图3所示，本发明的相干运算装置同样包括复乘器部分和累加器部分，其中，复乘器部分含有四个异或电路、二个后续加法器，累加器部分含有二个累加器，复乘器部分分别接收I路与Q路的接收信号Data_I和Data_Q、以及I路与Q路本地PN码PN_I和PN_Q，接收信号和本地PN码经过异或运算后输出送至累加器部分；所不同的是所述的复乘器部分还增设有一反相器和四个过渡加法器，Data_I、Data_Q、PN_I、PN_Q分别作为四个异或电路的输入，PN_Q作为第三个异或电路的输入时，先经过反相器，四个过渡加法器中的前两个加法器的输出作为第一个后续加法器的输入、后两个过渡加法器的输出作为第二个后续加法器中的输入；二个后续加法器的输出分别作为累加器部分的两个累加器的输入，二个累加器的输出即为相干累加的结果。
复乘器部分是接收信号与本地PN码作异或运算，并对于复乘中出现的接收信号乘以-1的运算用异或后加1进行补偿。累加器部分是对相干处理后的结果进行累加。这里的补偿，可以说是最直接补偿，对每次取反后的数加上最低位精度的量阶。4个复乘的乘积项(Data_I×PN_I),(Data_Q×PN_Q),(Data_Q×PN_I),(-Data_Q×PN_Q)。比如对第一个乘积项而言，当PN_I为0时，Data_I与之异或，仍为Data_I，按原码输出，无需补偿；而当PN_I为1时，Data_I与之异或，为-Data_I，这时应该按照对Data_I求补后输出，所以对异或结果进行加1补偿。第二、三个乘积项的补偿运算类似于第一个乘积项。唯一有所不同的是第四个乘积项，由于它本身就带一个负号，所以，当PN_Q为1时，无需补偿，当PN_Q为0时，对异或结果进行加1补偿。
显而易见，这种装置相对于传统装置二，能够对取反的结果进行了补偿，提高了运算精度与系统性能；相对于传统装置一，又大大节省了硬件资源。
但是，这种结构仍存在两个问题，第一、复乘器部分多了四个加法器，占用资源较大。第二，求反加1并不能完全代替求补。我们可以举一个例子。例如，如果用4bit来表示输入信号，那么，其负最大值为-16，如果仍用4bit表示，它的补码为15，而-16的取反加1仍为-16。所以，必须对输入信号扩展1位，类似于饱和处理。综上所述，这种装置仍然是可以改进的。
为此，请参阅图4所示，复乘器部分含有四个异或电路、二个后续加法器，复乘器部分分别接收I路与Q路的接收信号Data_I和Data_Q、以及I路与Q路本地PN码PN_I和PN_Q，接收信号和本地PN码经过异或运算后输出送至累加器部分；所不同的是所述的复乘器部分中还增设有一反相器，Data_I、Data_Q、PN_I、PN_Q分别作为四个异或电路的输入，PN_Q作为第三个异或电路的输入时，先经过反相器，第一、四个异或电路输出作为第一个后续加法器的输入、第二、三个异或电路的输出作为第二个后续加法器的输入；所述的累加器部分为一累加补偿部分，第一、二后续加法器输出到累加补偿部分，PN_I、PN_Q、以及PN经过求反后也均同时输出到累加补偿部分。
所述的累加补偿部分还包括二个并/串转换器、二个计数器、二个混合器(MUX)，其中，复乘器部分的PN_I、PN_Q作为第一个并/串转换器的输入；PN_I与PN_I求反后的输出作为第二个并/串转换器的输入；第一个加法器的输出与第一个并/串转换器输出经第一个计数器后同时作为第一个混合器(MUX)的输入；第二个加法器的输出与第二个并/串转换器的输出经第二个计数器后同时作为第二个混合器(MUX)的输入；二个混合器(MUX)的输出作为二个累加器的输入，二个累加器的输出即为累加补偿部分的输出。
鉴于本地PN码非0即1，在4个复乘的乘积项(Data_I×PN_I),(Data_Q×PN_Q),(Data_Q×PN_I),(-Data_I×PN_Q)中。对第一个乘积项而言，当PN_I为0时，Data_I与之异或，仍为Data_I，所以按原码输出；而当PN_I为1时，Data_I与之异或，为-Data_I，其实这时应该按照对Data_I求补后输出，但在这里异或的结果为将Data_I按照反码输出。第二、三个乘积项的运算类似于第一个乘积项。唯一有所不同的是第四个乘积项，由于它本身就带一个负号，所以，当PN_Q为1时，Data_I与之异或按原码输出，当PN_Q为0时，Data_I与之异或按反码后输出。因此，复乘器部分少用四个全加器、而且无需饱和处理，大大地节约了硬件开销。
下面介绍累加补偿部分，如图4所示，对复乘结果的实部(Data_I×PN_I+Data_Q×PN_Q)而言，首先对本地PN码PN_I、PN_Q作并串变换，作为累加补偿部分计数器的计数使能输入(计数器的使能是负使能)，这样，每当PN_I或PN_Q为1时，计数器就计数，反之则不计数，这样，就能够把每次求反运算代替求补运算造成的误差统计出来。需要说明的是，由于本地PN码PN_I、PN_Q作并串变换输入，所以，计数时钟CLK是系统时钟的两倍。因此，可以统计在1个累加周期中需要补偿的数，这样，将要补偿的数在1个累加周期结束时加在复乘器输出的累加结果上，这样就一次完成了对求反运算实部误差的补偿。同理，对复乘结果的虚部(Data_Q×PN_I-Data_I×PN_Q)而言，这样每当PN_I为1或PN_Q为0时，计数器就计数，反之则不计数，最后，将要补偿的数在1个累加周期结束时加在复乘器输出的累加结果上，这样，就一次完成了对求反运算虚部误差的补偿。
二个计数器、二个混合器(MUX)、两个串并转换器代替了图3所示的复乘器中的四个加法器与加法饱和处理造成的位扩展，在一定程度上节省了硬件实现的开销。
权利要求
1.一种码分多址扩频通信系统中相干运算装置，该相干运算装置包括复乘器部分和累加器部分，其中，复乘器部分含有四个异或电路、二个后续加法器，累加器部分含有二个累加器，复乘器部分分别接收I路与Q路的接收信号Data_I和Data_Q、以及I路与Q路本地PN码PN_I和PN_Q，接收信号和本地PN码经过异或运算后输出送至累加器部分；其特征在于所述的复乘器部分还增设有一反相器和四个过渡加法器，Data_I、Data_Q、PN_I、PN_Q分别作为四个异或电路的输入，PN_Q作为第三个异或电路的输入时，先经过反相器，四个过渡加法器中的前两个加法器的输出作为第一个后续加法器的输入、后两个过渡加法器的输出作为第二个后续加法器中的输入；二个后续加法器的输出分别作为累加器部分的两个累加器的输入，二个累加器的输出即为相干累加的结果。
2.一种码分多址扩频通信系统中相干运算装置，该相干运算装置包括复乘器部分和累加器部分，其中，复乘器部分含有四个异或电路、二个后续加法器，复乘器部分分别接收I路与Q路的接收信号Data_I和Data_Q、以及I路与Q路本地PN码PN_I和PN_Q，接收信号和本地PN码经过异或运算后输出送至累加器部分；其特征在于所述的复乘器部分中还增设有一反相器，Data_I、Data_Q、PN_I、PN_Q分别作为四个异或电路的输入，PN_Q作为第三个异或电路的输入时，先经过反相器，第一、四个异或电路输出作为第一个后续加法器的输入、第二、三个异或电路的输出作为第二个后续加法器的输入；所述的累加器部分为一累加补偿部分，第一、二后续加法器输出到累加补偿部分，PN_I、PN_Q、以及PN_Q经过求反后也均同时输出到累加补偿部分。
3.如权利要求2所述的码分多址扩频通信系统中相干运算装置，其特征在于所述的累加补偿部分还包括二个并/串转换器、二个计数器、二个混合器，其中，复乘器部分的PN_I、PN_Q作为第一个并/串转换器的输入，PN_I与PN_Q求反后的输出作为第二个并/串转换器的输入；第一个后续加法器的输出与第一个并/串转换器输出经第一个计数器后同时作为第一个混合器的输入，第二个加法器的输出与第二个并/串转换器的输出经第二个计数器后同时作为第二个混合器的输入；二个混合器的输出作为二个累加器的输入，二个累加器的输出即为累加补偿部分的输出。
全文摘要
本发明公开了码分多址扩频通信系统中相干运算装置,该相干运算装置包括复乘器部分和累加器部分,与传统的码分多址通信系统相干运算装置相比,在复乘器部分中增设有一反相器和四个过渡加法器,对每次复乘后的结果因由于求反运算代替求补运算造成的误差进行加1补偿,该相干运算装置一方面克服了传统装置需要消耗大量硬件资源的不足,另一方面,还克服了传统装置因运算精度低,导致系统性能恶化的缺陷。
文档编号H04J13/02GK1324158SQ0011566
公开日2001年11月28日 申请日期2000年5月11日 优先权日2000年5月11日
发明者王洋, 吴更石 申请人:华为技术有限公司