一种新型时钟电路的利记博彩app
【专利摘要】本实用新型公开了一种新型时钟电路，它包含时钟校准电路、时钟校准输入单元、第一反向器、第二反向器、第一比较器、第二比较器、第一触发器和第二触发器，时钟校准输入单元连接时钟校准电路，时钟校准电路分别连接第一反向器和第二反向器，第一反向器连接第一比较器，第二反向器连接第二比较器，时钟校准电路连接第二比较器，第一比较器和第二比较器分别连接第一触发器，第一触发器连接第二触发器，本实用新型设计合理，使用方便，体积小巧，应用方便；成本低操作简便，工作效率高，节省时间，使用寿命长。
【专利说明】
一种新型时钟电路
技术领域
[0001]本实用新型涉及时钟电路领域，具体涉及一种新型时钟电路。
【背景技术】
[0002]在我们的使用中，都需要精确的时钟电路，在现在的方案中，时钟不够稳定，在开机或者在突然断电的时候，时钟信息会出错，抗干扰能力差，造成设备运行不正常；同时芯片体积大，增加了印制板的面积，在我们部分结构比较小的产品中无法使用;时钟成本比较高，缺少竞争优势。
【实用新型内容】
[0003]本实用新型的目的在于针对现有技术的缺陷和不足，提供一种新型时钟电路。
[0004]为了解决【背景技术】所存在的问题，本实用新型的一种新型时钟电路，它包含时钟校准电路、时钟校准输入单元、第一反向器、第二反向器、第一比较器、第二比较器、第一触发器和第二触发器，时钟校准输入单元连接时钟校准电路，时钟校准电路分别连接第一反向器和第二反向器，第一反向器连接第一比较器，第二反向器连接第二比较器，时钟校准电路连接第二比较器，第一比较器和第二比较器分别连接第一触发器，第一触发器连接第二触发器。
[0005]作为优选，所述的第一反向器和第一比较器之间还设置有第一电容Cl。
[0006]作为优选，所述的第二反向器和第二比较器之间还设置有第一电容C2。
[0007]本实用新型有益效果为:本实用新型设计合理，使用方便，时钟走时精准，具有断电保护，抗干扰能力强，能够应用到恶劣环境中，功耗小，备用电池使用时间大大增加;体积小巧，应用方便;成本低操作简便，工作效率高，节省时间，使用寿命长。
【附图说明】
[0008]图1为本实用新型的结构示意图；
[0009]图2为本实用新型的时钟校准电路。
[0010]附图标记说明:
[0011]1-时钟校准电路;2-时钟校准输入单元;3-第一反向器;4-第二反向器;5-第一比较器;6-第二比较器;7-第一触发器;8第二触发器。
【具体实施方式】
[0012]下面结合附图，对本实用新型作进一步的说明。
[0013]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及【具体实施方式】，对本实用新型进行进一步详细说明。应当理解，此处所描述的【具体实施方式】仅用以解释本实用新型，并不用于限定本实用新型。
[0014]如图1所示，本【具体实施方式】采用如下技术方案:它包含时钟校准电路1、时钟校准输入单元2、第一反向器3、第二反向器4、第一比较器5、第二比较器6、第一触发器7和第二触发器8，时钟校准输入单元2连接时钟校准电路1，时钟校准电路I分别连接第一反向器3和第二反向器4，第一反向器3连接第一比较器5，第二反向器4连接第二比较器6，时钟校准电路I连接第二比较器6，第一比较器5和第二比较器6分别连接第一触发器7，第一触发器7连接第二触发器8。
[0015]进一步的，所述的第一反向器和第一比较器之间还设置有第一电容Cl。
[0016]进一步的，所述的第二反向器和第二比较器之间还设置有第一电容C2。
[0017]电路中参考电流Iref和时钟电路的工作电压由芯片的电源管理模块提供，时钟校准输入由数字基带根据校准算法给出.与传统弛豫振荡器不同的是，本电路中的起振参考电压不是由前级电路直接给出，而是采用镜像电流，从具有温度补偿作用的电阻R上采样电压，并通过电容C3调整相位后获得。
[0018]电流Il和12由同一电流镜产生.在基带时钟校准输入的默认值情况下，电流Il和12大小相等；当有波动时，波动的幅度和频率也相同，11通过反相器Al及A2的控制为容值相等的电容Cl及C2充电，12
[0019]通过电阻R产生比较电平Vref，输入到比较器BI和B2的反相输入端，电容C3与电阻R并联，使得比较电平Vref向后延迟I /4个输出时钟周期，其目的是使时钟输出频率与基准电流和工作电压不相关，而只与电阻R和电容Cl、C2相关，即当基准电流Iref或工作电压有一定的波动或偏差时，输出时钟抖动能够降至最低.电容Cl = C2 = C，使得输出时钟的占空比为1:1。
[0020]本【具体实施方式】的工作原理为:电源上电后，触发器输出处于Q= O及?Q = I的状态，此时电流Il经反相器Al对电容Cl充电，随着充电过程的进行，电容Cl上的电压逐渐升高；同时，电容C2经反相器A2对地放电，迅速降到低电平；当电容Cl上的电压升至比较器的参考电压Vref时，比较器BI的输出端S由低翻转为高，触发器状态也立即翻转为Q =1及?Q=0的状态，此时，电流11对电容C2充电，其上的电压逐渐上升，而电容Cl经反相器Al对地放电，迅速降到低电平；当电容C2上的电压升至比较器的参考电，比较器B2的输出端R由低翻转为高，所以Q =0及?Q =1，触发器又回到了步骤第一步如此周而复始，在?Q(或Q端)就得到了输出时钟波形。
[0021]以上所述，仅用以说明本实用新型的技术方案而非限制，本领域普通技术人员对本实用新型的技术方案所做的其它修改或者等同替换，只要不脱离本实用新型技术方案的精神和范围，均应涵盖在本实用新型的权利要求范围当中。
【主权项】
1.一种新型时钟电路，其特征在于:它包含时钟校准电路、时钟校准输入单元、第一反向器、第二反向器、第一比较器、第二比较器、第一触发器和第二触发器，其特征在于:时钟校准输入单元连接时钟校准电路，时钟校准电路分别连接第一反向器和第二反向器，第一反向器连接第一比较器，第二反向器连接第二比较器，时钟校准电路连接第二比较器，第一比较器和第二比较器分别连接第一触发器，第一触发器连接第二触发器。2.根据权利要求1所述的一种新型时钟电路，其特征在于:所述的第一反向器和第一比较器之间还设置有第一电容Cl。3.根据权利要求1所述的一种新型时钟电路，其特征在于:所述的第二反向器和第二比较器之间还设置有第一电容C2。
【文档编号】H03K3/02GK205584153SQ201620242740
【公开日】2016年9月14日
【申请日】2016年3月28日
【发明人】彭岳林
【申请人】东莞市君容信息技术有限公司