具有预置功能的三值三轨输出ndr jk触发器的制造方法
【专利摘要】本实用新型公开了一种具有预置功能的三值三轨输出NDR JK触发器。本实用新型包括三轨输出微分负阻NDR文字（literal）电路、基于微分负阻NDR特性的与非运算单元、基于微分负阻NDR特性的或非运算单元以及基于微分负阻NDR特性的MOBILE反相器单元。通过预置信号<i>SET</i>和<i>RESET</i>，可以实现置“0”、置“1”以及置“2”功能。本实用新型对三值NDR JK触发器电路进行了改进，弥补现有的不足，使电路功能更加完善。
【专利说明】
具有预置功能的三值三轨输出NDR JK触发器
技术领域
[0001] 本实用新型属于电路设计技术领域，是一种JK触发器电路，具体涉及一种基于微 分负阻NDR特性的具有预置功能的三值三轨输出JK触发器电路结构。
【背景技术】
[0002] 触发器电路都是具有存储功能的，其输出不仅与当前的输入信号有关，还与上个 状态的输出值有关。在触发器刚开始工作时，若其初始状态没有进行设置，则初始值是随机 值。随机的初始状态可能会使电路具有正确的结果，但在某些特定的情况下，特别是采用多 轨输出结构的多值触发器电路中，随机的初始状态可能会导致逻辑混乱，因此必须在电路 中增加一些信号控制端，使得触发器能实现状态预置。这可以弥补电路在设计中的不足之 处，不仅可以用于多轨输出的多值触发器电路，也可以用于单轨输出的结构中。
【发明内容】
[0003] 针对现有技术存在的上述不足，以应用最广泛的JK触发器为例，基于微分负阻NDR 特性，本实用新型提供了一种具有预置功能的三值三轨输出NDR JK触发器电路。
[0004] 本实用新型解决技术问题所采取的技术方案为：
[0005] 本实用新型中的第一NDR与非单元的输入端分别与三轨NDR文字电路输出端qQq及 输入信号￥相连。第二NDR与非单元的输入端分别与输入信号Y和 1K1相连。第三NDR与非单 元的输入端分别与输入信号亇和2K 2相连。第四NDR与非单元的输入端分别与输入信号2J2 和QKQ相连。第五NDR与非单元的输入端分别与三轨NDR文字电路输出端qQ q及输入信号1J1相 连。第六NDR与非单元的输入端分别与三轨 NDR文字电路输出端2q2及输入信号汶1相连。第七 NDR与非单元的输入端分别与输入信号Y和2K2相连。第八NDR与非单元的输入端分别与输 入信号Y和T相连。第九NDR与非单元的输入端分别与输入信号 2J2和1K1相连。第十NDR与非 单元的输入端分别与三轨NDR文字电路输出端 2Q2及输入信号2K2相连。
[0006] 第一 NDR与非单元的输出端和第二NDR与非单元的输出端分别与第^^一NDR与非单 元的输入端相连。第三NDR与非单元的输出端和第四NDR与非单元的输出端分别与第十二 NDR与非单元的输入端相连。第一NDR MOBILE反相器的输入端与第一NDR与非单元的输出端 相连。第五NDR与非单兀的输出端和第六NDR与非单兀的输出端分别与第十三NDR与非单兀 的输入端相连。第七NDR与非单元的输出端和第八NDR与非单元的输出端分别与第十四NDR 与非单元的输入端相连。第九NDR与非单元的输出端和第十NDR与非单元的输出端分别与第 十五NDR与非单元的输入端相连。第二NDR MOBILE反相器的输入端与第十NDR与非单元的输 出端相连。
[0007] 第十一NDR与非单元的输出端和第十二NDR与非单元的输出端分别与第一 NDR或非 单元的输入端相连。第一NDR MOBILE反相器的输出端和三轨NDR文字电路输出端1Q1分别与 第二NDR或非单元的输入端相连。预置信号 2SET2和2RESET2与第十六NDR与非单元的输入端 相连。第十六NDR与非单元的输出端和第十三NDR与非单元的输出端分别与第三NDR或非单 元的输入端相连。第十四NDR与非单元的输出端和第十五NDR与非单元的输出端分别与第四 NDR或非单元的输入端相连。第二NDR MOBILE反相器的输出端和三轨NDR文字电路输出端1Q1 分别与第五NDR或非单元的输入端相连。第一 NDR或非单元的输出端和第二NDR或非单元的 输出端分别与第六NDR或非单元的输入端相连。第四NDR或非单元的输出端和第五NDR或非 单元的输出端分别与第七NDR或非单元的输入端相连。预置信号°SET°和 2RESET2与第十七 NDR与非单元的输入端相连。预置信号2SET2和QRESET Q与第十八NDR与非单元的输入端相连。 第十七NDR与非单元的输出端和第十八NDR与非单元的输出端分别与第二^^一NDR与非单元 的输入端相连。预置信号hET 13和々ESEf3与第十九NDR与非单元的输入端相连。
[0008] 第六NDR或非单元的输出和第十六NDR与非单元的输出分别与第八NDR或非单元的 输入端相连。第八NDR或非单元的输出端与第四NDR MOBILE反相器的输入端相连。预置信 号2RESET2与第五NDR MOBILE反相器的输入端相连。第四NDR MOBILE反相器的输出端和第五 NDR MOBILE反相器的输出端分别与第二十NDR与非单元的输入端相连。第二十NDR与非单元 的输出端与三轨NDR文字电路输入端L 2D相连。
[0009] 第二十一NDR与非单元的输出端和第三NDR或非单元的输出端分别与第九NDR或非 单元的输入端相连。第九NDR或非单元的输出端与第三NDR MOBILE反相器的输入端相连。第 三NDR MOB ILE反相器的输出端与三轨NDR文字电路输入端L1D相连。
[0010] 第七NDR或非单元的输出端和第十九NDR与非单元的输出端分别与第十NDR或非单 元的输入端相连。预置信号2SET 2与第六NDR MOBILE反相器的输入端相连。第十NDR或非单元 的输出端与第七NDR MOBILE反相器的输入端相连。第六NDR MOBILE反相器的输出端和第七 NDR MOBILE反相器的输出端分别与第二十二NDR与非单元的输入端相连。第二十二NDR与非 单元的输出端与三轨NDR文字电路输入端Lod相连。
[0011] 本实用新型的有益效果在于:提出了一个基于微分负阻NDR特性的具有预置功能 的三值三轨输出JK触发器结构，弥补了普通触发器由于初始值没有进行设置而造成逻辑功 能混乱的缺陷，对多值微分负阻NDR特性电路的应用研究具有重要的意义。
【附图说明】
[0012]图1为本实用新型具有预置功能的三值三轨输出NDR JK触发器电路结构。
[0013]图2(a)基于微分负阻NDR特性的与非运算单元结构。
[0014]图2(b)基于微分负阻NDR特性的或非运算单元结构。
[0015 ]图2 (c)基于微分负阻NDR特性的MOB ILE反相器单元结构。
[0016] 图3为2x2转换电路。
[0017]图4(a)为共振隧穿二极管RTD。
[0018] 图4(b)为M0S-NDR等效网络。
【具体实施方式】
[0019] 下面结合附图对本实用新型作进一步的详细说明。
[0020] 本实用新型包括三轨输出微分负阻NDR文字（literal)电路、基于微分负阻NDR特 性的与非运算单元、基于微分负阻NDR特性的或非运算单元以及基于微分负阻NDR特性的 MOBILE反相器单元。电路中处理的所有信号均为文字运算。
[0021] NDR与非单元1的输入端分别与三轨NDR文字（1^6抑1)电路输出端％()及输入信号 2J 2相连。NDR与非单元2的输入端分别与输入信号°J°和1K1相连。NDR与非单元3的输入端分别 与输入信号 1J1和2K2相连。NDR与非单元4的输入端分别与输入信号 2J2和Y相连。NDR与非单 元5的输入端分别与三轨NDR文字（literal)电路输出端Y及输入信号 1J1相连。NDR与非单 元6的输入端分别与三轨NDR文字（literal)电路输出端 2Q2及输入信号1K1相连。NDR与非单 元7的输入端分别与输入信号°J°和 2K2相连。NDR与非单元8的输入端分别与输入信号1J1和°K° 相连。NDR与非单元9的输入端分别与输入信号 2J2和1K1相连。NDR与非单元10的输入端分别 与三轨NDR文字（literal)电路输出端 2Q2及输入信号2K2相连。
[0022] NDR与非单元1的输出端和NDR与非单元2的输出端分别与NDR与非单元11的输入端 相连。NDR与非单元3的输出端和NDR与非单元4的输出端分别与NDR与非单元12的输入端相 连。NDR MOBILE反相器1的输入端与NDR与非单元1的输出端相连。NDR与非单元5的输出端和 NDR与非单元6的输出端分别与NDR与非单元13的输入端相连。NDR与非单元7的输出端和NDR 与非单元8的输出端分别与NDR与非单元14的输入端相连。NDR与非单元9的输出端和NDR与 非单元10的输出端分别与NDR与非单元15的输入端相连。NDR MOBILE反相器2的输入端与 NDR与非单元10的输出端相连。
[0023] NDR与非单元11的输出端和NDR与非单元12的输出端分别与NDR或非单元1的输入 端相连。NDR MOBILE反相器1的输出端和三轨NDR文字（literal)电路输出端1Q1分别与NDR或 非单元2的输入端相连。预置信号 2SET2和2RESET2与NDR与非单元16的输入端相连。NDR与非 单元16的输出端和NDR与非单元13的输出端分别与NDR或非单元3的输入端相连。NDR与非单 元14的输出端和NDR与非单元15的输出端分别与NDR或非单元4的输入端相连。NDR MOBILE 反相器2的输出端和三轨NDR文字（literal)电路输出端1Q1分别与NDR或非单元5的输入端相 连。NDR或非单元1的输出端和NDR或非单元2的输出端分别与NDR或非单元6的输入端相连。 NDR或非单元4的输出端和NDR或非单元5的输出端分别与NDR或非单元7的输入端相连。预置 信号SET13和 2RESET2与NDR与非单元17的输入端相连。预置信号2SET2和々ESEf 3与NDR与非单 元18的输入端相连。NDR与非单元17的输出端和NDR与非单元18的输出端分别与NDR与非单 元21的输入端相连。预置信号 QSETQ和QRESETQ与NDR与非单元19的输入端相连。
[0024] NDR或非单元6的输出端和NDR与非单元16的输出端分别与NDR或非单元8的输入端 相连。NDR或非单元8的输出端与NDR MOBILE反相器4的输入端相连。预置信号2RESET2与NDR MOBILE反相器5的输入端相连。NDR MOBILE反相器4的输出端和NDR MOBILE反相器5的输出 端分别与NDR与非单元20的输入端相连。NDR与非单元20的输出端与三轨NDR文字（literal) 电路输入端L2D相连。
[0025] NDR与非单元21的输出端和NDR或非单元3的输出端分别与NDR或非单元9的输入端 相连。NDR或非单元9的输出端与NDR MOBILE反相器3的输入端相连。NDR MOBILE反相器3的 输出端与三轨NDR文字（literal)电路输入端L1D相连。
[0026] NDR或非单元7的输出端和NDR与非单元19的输出端分别与NDR或非单元10的输入 端相连。预置信号2SET2与NDR MOBILE反相器6的输入端相连。NDR或非单元10的输出端与NDR MOBILE反相器7的输入端相连。NDR MOBILE反相器6的输出端和NDR MOBILE反相器7的输出 端分别与NDR与非单元22的输入端相连。NDR与非单元22的输出端与三轨NDR文字（literal) 电路输入端Lqd相连。
[0027] 每一个单兀模块均与时钟信号Vgk相连。
[0028] 与非、或非和反相器运算单元均由具有微分负阻NDR特性的器件模块组成。该模块 可以是共振隧穿二极管RTD，也可以是由晶体管构成的具有微分负阻NDR特性的M0S-NDR等 效网络。
[0029]本实用新型的理论出发点是文字运算1Q1，是三值代数系统中一个重要的运算，定 义如下：
[0031]根据文字运算的性质：
[0033]用三轨输出结构来表示该三值文字（literal)运算时，电路的输出数学表达式为：
[0035]其中Lqd、Lid和L2D是三个输入信号。当该三个输入分别为下式时，
[0037]文字电路就转换成了有三轨输出端的三值JK触发器，输出数学表达式为：
[0039]由上式可以看出，该三值JK触发器的输出不仅与当前的输入J和K有关，还与上个 时刻的输出1Q1有关。该表达式虽然可以表示三值JK触发器的逻辑功能，但电路功能是不完 善的。若电路的初始状态％ 1是随机值时，对于三轨的输出结构，这种随机值可能不仅不能实 现JK触发器的逻辑功能，还不能满足文字运算的定义。因此，必须在电路中置入可以直接预 置的信号控制端，使得电路的输出为明确的"〇"、"1"或者"2"。
[0040]如图1所示，本实用新型带预置功能的三值三轨输出JK触发器电路结构，包括三轨 输出NDR文字（1 i teral)电路、基于微分负阻NDR特性的与非运算单元、基于微分负阻NDR特 性的或非运算单元以及基于微分负阻NDR特性的MOBILE反相器单元。电路中处理的所有信 号均为文字运算。
[00411 SET和RESET是预置控制信号，其功能定义为：
[0043]如图2(a)、（b)和（c)为基于微分负阻NDR特性的与非运算单元、或非运算单元及 MOBILE反相器单元结构，用它们来实现上述数学表达式的电路结构。
[0044]如图3为文字运算2x2转换电路，V3转换电路可以用MOBILE反相器单元实现。根据 文字运算的性质，用NDR或非单元就可以得到V。
[0045] 如图4所示，NDR模块可以用图4(a)中的共振隧穿二极管RTD来实现，也可以用图4 (b)中的M0S-NDR等效网络来模拟微分负阻NDR器件的特性。
【主权项】
1.具有预置功能的三值三轨输出NDR JK触发器，其特征是:第一NDR与非单元的输入端 分别与三轨NDR文字电路输出端qQq及输入信号2J2相连;第二NDR与非单元的输入端分别与 输入信号?和 1K1相连;第三NDR与非单元的输入端分别与输入信号亇和2K2相连;第四NDR与 非单元的输入端分别与输入信号 2J2和QKQ相连;第五NDR与非单元的输入端分别与三轨NDR 文字电路输出端QQQ及输入信号1J1相连;第六NDR与非单元的输入端分别与三轨NDR文字电 路输出端 2Q2及输入信号1K1相连;第七NDR与非单元的输入端分别与输入信号Y和 2K2相连； 第八NDR与非单元的输入端分别与输入信号亇和相连;第九NDR与非单元的输入端分别 与输入信号￥和 1K1相连;第十NDR与非单元的输入端分别与三轨NDR文字电路输出端2Q 2及 输入信号2K2相连； 第一 NDR与非单元的输出端和第二NDR与非单元的输出端分别与第^^一NDR与非单元的 输入端相连;第三NDR与非单元的输出端和第四NDR与非单元的输出端分别与第十二NDR与 非单元的输入端相连;第一NDR MOBILE反相器的输入端与第一NDR与非单元的输出端相连； 第五NDR与非单兀的输出端和第六NDR与非单兀的输出端分别与第十三NDR与非单兀的输入 端相连;第七NDR与非单元的输出端和第八NDR与非单元的输出端分别与第十四NDR与非单 元的输入端相连；第九NDR与非单元的输出端和第十NDR与非单元的输出端分别与第十五 NDR与非单元的输入端相连;第二NDR MOBILE反相器的输入端与第十NDR与非单元的输出端 相连； 第^^一NDR与非单元的输出端和第十二NDR与非单元的输出端分别与第一 NDR或非单元 的输入端相连;第一NDR MOBILE反相器的输出端和三轨NDR文字电路输出端1Q1分别与第二 NDR或非单元的输入端相连;预置信号2SET2和2RESET 2与第十六NDR与非单元的输入端相连； 第十六NDR与非单元的输出端和第十三NDR与非单元的输出端分别与第三NDR或非单元的输 入端相连;第十四NDR与非单元的输出端和第十五NDR与非单元的输出端分别与第四NDR或 非单元的输入端相连;第二NDR MOBILE反相器的输出端和三轨NDR文字电路输出端1Q1分别 与第五NDR或非单元的输入端相连;第一 NDR或非单元的输出端和第二NDR或非单元的输出 端分别与第六NDR或非单元的输入端相连;第四NDR或非单元的输出端和第五NDR或非单元 的输出端分别与第七NDR或非单元的输入端相连;预置信号 QSETQ和2RESET2与第十七NDR与 非单元的输入端相连;预置信号 2SET2和WESEf3与第十八NDR与非单元的输入端相连;第十 七NDR与非单元的输出端和第十八NDR与非单元的输出端分别与第二^^一NDR与非单元的输 入端相连;预置信号Set* 3和々ESEf3与第十九NDR与非单元的输入端相连； 第六NDR或非单兀的输出和第十六NDR与非单兀的输出分别与第八NDR或非单兀的输入 端相连；第八NDR或非单元的输出端与第四NDRMOBILE反相器的输入端相连；预置信号 2RESET 2与第五NDR MOBILE反相器的输入端相连；第四NDR MOBILE反相器的输出端和第五 NDR MOBILE反相器的输出端分别与第二十NDR与非单元的输入端相连;第二十NDR与非单元 的输出端与三轨NDR文字电路输入端L 2D相连； 第二^^一NDR与非单元的输出端和第三NDR或非单元的输出端分别与第九NDR或非单元 的输入端相连;第九NDR或非单元的输出端与第三NDR MOBILE反相器的输入端相连；第三 NDR MOB ILE反相器的输出端与三轨NDR文字电路输入端L1D相连； 第七NDR或非单元的输出端和第十九NDR与非单元的输出端分别与第十NDR或非单元的 输入端相连;预置信号2SET2与第六NDR MOBILE反相器的输入端相连;第十NDR或非单元的输 出端与第七NDR MOBILE反相器的输入端相连;第六NDR MOBILE反相器的输出端和第七NDR MOBILE反相器的输出端分别与第二十二NDR与非单元的输入端相连;第二十二NDR与非单元 的输出端与三轨NDR文字电路输入端Lod相连。
【文档编号】H03K3/02GK205453648SQ201620013775
【公开日】2016年8月10日
【申请日】2016年1月8日
【发明人】林弥
【申请人】杭州电子科技大学