高速高精度两步式模数转换器的制造方法
【技术领域】
[0001] 本实用新型模拟数字集成电路设计领域，特别涉及一种采用逐次逼近型（SAR)ADC 作粗量化，增量型sigma-deltaADC(2-AADC)做细量化的两步式高速高精度模数转换器 结构。 技术背景
[0002] 在传感器读出电路，电池测量等仪器和测量领域通常需要有很高绝对精度和线性 度，以及低失调低噪声的模数转换器（AnalogtoDigitalConverter，ADC)。同时这些应 用的信号近似于直流输入，满足这些应用的ADC通常无法实现速度、面积和功耗的兼顾。并 且随着工艺尺寸的减小，数字电路已经因为供电电压降低而大大降低了功耗，但模拟电路 部分因为阈值电压不随工艺尺寸的降低而成比例降低，所以降低模拟电路的供电电压仍然 是降低系统电压和功耗的关键。
[0003] 在满足这些应用的ADC中，逐次逼近型（SuccessiveApproximation，SAR)ADC可 以实现高速低功耗，但随着工艺尺寸降低，特别在图像传感器这种对面积要求很苛刻的情 况中，由于工艺失配等问题的存在，SARADC达到12bit以上的高精度已经几乎不能实现； 单斜ADC普遍应用在传感器等领域，但随着工艺尺寸和电压的降低，它已经很难实现高速 和高精度的应用；而循环式ADC虽然可以实现高速并且消耗面积也小于SARADC，但由于其 需要很精准的放大器导致电路功耗很高；近年来，有研宄在传统2-AADC的基础上提出了 一种增量型2-AADC，这种ADC利用了 2-AADC过采样和噪声整形的特性，同时又可以像 奈奎斯特ADC-样工作，实现了很高的绝对精度和线性度，但由于其精度直接决定于其过 采样率，在12bit以上的高精度情况下其转换速率又受到很大限制。因此需要找出一个可 以兼顾以上ADC优势的一种折衷办法。
【发明内容】
[0004] 为克服现有技术的不足，降低传统增量型2-AADC在同精度情况下的量化时钟 周期数，提高转换速率，实现高速高精度量化。为此，本实用新型采取的技术方案是，高速高 精度两步式模数转换器，由SARADC模块、DAC模块、增量型二阶前馈式2-AADC模块、模拟 加法器模块、数字滤波器模块组成。其中输入信号接SARADC的输入端和模拟加法器模块 的正输入端，SARADC模块的输出端输出数字粗量化数字码值并将数字码值赋给DAC模块， DAC输出值连模拟加法器模块加法器模块的负输入端，加法器输出端连2 -AADC输入端， 2 -AADC输出端连数字滤波器的输入端并连接DAC的输入端，数字滤波器输出端输出细量 化数字码值。
[0005] SARADC结构由比较器模块、SAR逻辑控制模块、寄存器模块和DAC模块组成，输入 信号Vin连比较器的正输入端、比较器的输出端连SAR逻辑控制模块的输入端，SAR逻辑控 制模块的输出端连寄存器的输入端，寄存器的输出端输出粗量化数字码值Dsar并连接DAC 的输入端，DAC的输出端接比较器的负输入端，参考电压Vref赋给DAC作为DAC的参考电 压，同时通过复位信号控制复位SAR逻辑控制模块、寄存器模块和DAC模块。
[0006] 二阶增量型2-AADC的结构如下：由第一加法器、第二加法器、两个积分器、一位 内量化器、DAC和数字滤波器模块组成，输入信号Vin连第一加法器正输入端第二加法器的 第一输入端，第一加法器的输出端连第一积分器的输入端，第一积分器的输出端连第二积 分器的输入端和第二加法器的第二输入端，第二积分器的输出端连第一加法器的第三输入 端，第一加法器的输出端连一位内量化器的输入端，一位内量化的输出端连数字滤波器的 输入端和DAC的输入端，DAC的输出端连加法器1的负输入端，数字滤波器的输出端输出细 量化数字码值D2 -A。
[0007] 与已有技术相比，本实用新型的技术特点与效果：
[0008] 本实用新型通过在传统增量型2 -AADC之前加入辅助SARADC，将ADC量化分成 两步，通过SARADC的高速量化特性，实现了在不降低量化精度的情况下大幅降低量化时钟 周期数，提高了转换速率。
[0009] 本实用新型通过改变增量型2-A ADC参考电压的方式，在不增加SAR ADC匹配性 要求的情况下，实现了高精度量化。
【附图说明】
[0010] 图1两步增量放大型ADC结构图。
[0011] 图2粗量化SARADC结构图。
[0012] 图3细量化增量型2 -AADC结构。
【具体实施方式】
[0013] 本实用新型通过提出一种粗细量化的两步式增量放大型ADC，降低传统增量型 2 -AADC在同精度情况下的量化时钟周期数，提高转换速率，实现高速高精度量化。
[0014] 本实用新型采用的技术方案是，如图1所示，这种两步式ADC结构由SARADC模块、DAC模块、增量型二阶前馈式2-AADC模块、模拟加法器模块、数字滤波器模块组成。其中 输入信号接SARADC的输入端和模拟加法器模块的正输入端，SARADC模块的输出端输出 数字粗量化数字码值并将数字码值赋给DAC模块，DAC输出值连模拟加法器模块的负输入 端，加法器输出端连2 -AADC输入端，2 -AADC输出端连数字滤波器的输入端并连接DAC 的输入端，数字滤波器输出端输出细量化数字码值。
[0015] 这种两步式ADC与传统的两步式ADC类似，也由两个ADC组成。第一步粗量化由 一个N bit SAR ADC完成，输入信号Vin直接进入SAR ADC进行量化。其中SAR ADC结构 如图2所示，SAR ADC结构由比较器模块、SAR逻辑控制模块、寄存器模块和DAC模块组成。 输入信号Vin连比较器的正输入端、比较器的输出端连SAR逻辑控制模块的输入端，SAR逻 辑控制模块的输出端连寄存器的输入端，寄存器的输出端输出粗量化数字码值Dsar并连 接DAC的输入端，DAC的输出端接比较器的负输入端，参考电压Vref赋给DAC作为DAC的参 考电压，同时通过复位信号控制复位SAR逻辑控制模块、寄存器模块和DAC模块。SAR ADC 由SAR ADC的原理可知完成一次N bit的量化需要N个时钟周期，也就是比较器进行N次比 较，因此输入信号首先在SAR ADC中运行N个周期，当完成N位量化后，DAC固定在最后的量 化值，接着细量化的增量型2-AADC开始工作。在传统的两步式ADC中当粗量化完成时， 输出信号需要减去粗量化的值或者用粗量化的一些误差值进一步量化，这种ADC的精度也 就直接取决于粗量化ADC的精度，也就是如果整体ADC要想实现（N+M)bit的精度，粗量化 ADC虽然只量化Nbit，可其电路精度的要求也要的达到（N+M)bit，这要对粗量化ADC的要 求就大大提高，对于SARADC也就意味着要大幅增加电容面积，从而大大增加芯片面积和功 耗。而我们采用的增量放大式ADC则不同，当粗量化ADC完成量化之后，输入信号再次直接 送入细量化ADC，而粗量化的结果为数字码，为了减小误差，根据最后一位是否为零，设 定给细量化的反馈电压。为零，反馈电压为Dsa,-LSB和Dsa,+LSB，不为零，反馈电压为Dsa，和 D_+2LSB。通过DAC转换成模拟电压，作为细量化的反馈电压值被使用。反馈电压的数字 信号储存在寄存器里面。
[0016] 细量化阶段采用的是二阶前馈式增量型2-AADC，这种2-AADC不同于传统的 2 -AADC，它可以被看作是一种工作在瞬态的2 -AADC，并且在每次转化前需要对积分器 和数字滤波器进行复位，这种ADC更适合被用作直流测量领域。增量型2-AADC如图3所 示，二阶增量型2-AADC的原理结构如下：整体结构由加法器1、加法器2、两个积分器、一 位内量化器、DAC和数字滤波器模块组成。输入信号Vin连加法器1正输入端加法器2的 输入端1，加法器1的输出端连积分器1的输入端，积分器1的输出端连积分器2的输入端 和加法器2的输入端2,积分器2的输出端连加法器的输入端3,加法器的输出端连一位内 量化器的输入端，一位内量化的输出端连数字滤波器的输入端和DAC的输入端，DAC的输出 端连加法器1的负输入端，数字滤波器的输出端输出细量化数字码值D2 - △，复位信号RST 对两个积分器和数字滤波器进行控制，CLK1信号对一位内量化进行控制。这种ADC的被测 电压与输出结果之间的关系为：
[0017]
【主权项】
1. 一种高速高精度两步式模数转换器，其特征是，由SAR ADC模块、DAC模块、增量型二 阶前馈式2-AADC模块、模拟加法器模块、数字滤波器模块组成，其中输入信号接SAR ADC 的输入端和模拟加法器模块的正输入端，SAR ADC模块的输出端输出数字粗量化数字码值 并将数字码值赋给DAC模块，DAC输出值连模拟加法器模块加法器模块的负输入端，加法器 输出端连2 - A ADC输入端，2 - A ADC输出端连数字滤波器的输入端并连接DAC的输入端， 数字滤波器输出端输出细量化数字码值。
2. 如权利要求1所述的高速高精度两步式模数转换器，其特征是，SAR ADC结构由比较 器模块、SAR逻辑控制模块、寄存器模块和DAC模块组成，输入信号Vin连比较器的正输入 端、比较器的输出端连SAR逻辑控制模块的输入端，SAR逻辑控制模块的输出端连寄存器的 输入端，寄存器的输出端输出粗量化数字码值Dsar并连接DAC的输入端，DAC的输出端接 比较器的负输入端，参考电压Vref赋给DAC作为DAC的参考电压，同时通过复位信号控制 复位SAR逻辑控制模块、寄存器模块和DAC模块。
3. 如权利要求1所述的高速高精度两步式模数转换器，其特征是，二阶增量型 2-AADC的结构如下：由第一加法器、第二加法器、两个积分器、一位内量化器、DAC和数 字滤波器模块组成，输入信号Vin连第一加法器正输入端第二加法器的第一输入端，第一 加法器的输出端连第一积分器的输入端，第一积分器的输出端连第二积分器的输入端和第 二加法器的第二输入端，第二积分器的输出端连第一加法器的第三输入端，第一加法器的 输出端连一位内量化器的输入端，一位内量化的输出端连数字滤波器的输入端和DAC的输 入端，DAC的输出端连第一加法器的负输入端，数字滤波器的输出端输出细量化数字码值 D2-A 0
【专利摘要】本实用新型模数转换电路设计领域，为降低量化时钟周期数，提高转换速率，实现高速高精度量化，本实用新型高速高精度两步式模数转换器，由SAR ADC模块、DAC模块、增量型二阶前馈式Σ-ΔADC模块、模拟加法器模块、数字滤波器模块组成。其中输入信号接SAR ADC的输入端和模拟加法器模块的正输入端，SAR ADC模块的输出端输出数字粗量化数字码值并将数字码值赋给DAC模块，DAC输出值连模拟加法器模块加法器模块的负输入端，加法器输出端连Σ-ΔADC输入端，Σ-ΔADC输出端连数字滤波器的输入端并连接DAC的输入端，数字滤波器输出端输出细量化数字码值。本实用新型主要应用于模数转换场合。
【IPC分类】H03M1-38
【公开号】CN204334546
【申请号】CN201420865616
【发明人】徐江涛, 王鹏, 聂凯明, 史再峰, 高静, 高志远, 姚素英
【申请人】天津大学
【公开日】2015年5月13日
【申请日】2014年12月30日