快速高效的信号噪声滤波处理系统及方法
【专利摘要】本发明公开了一种快速高效的信号噪声滤波处理系统及方法，所述快速高效的信号噪声滤波处理系统包括时钟产生模块、第一触发器、第二触发器、第一反馈控制模块、第二反馈控制模块，本发明提供的快速高效的信号噪声滤波处理方法能够实现任意宽度的噪声过滤效果，本发明提出的快速高效的信号噪声滤波处理系统及方法实现对任意宽度的噪声进行判断和过滤，且可以根据噪声宽度，进行预设的调节，速度快，效率高，噪声识别处理能力强。
【专利说明】
快速高效的信号噪声滤波处理系统及方法
技术领域
[0001]本发明涉及一种信号噪声滤波处理系统及方法，特别是涉及一种快速高效的对信号上的噪声进行滤波处理的系统及方法。
【背景技术】
[0002]在电子信号处理方案中，经常需要对信号的噪声进行过滤处理，以还原信号的真实状态。
[0003]传统的处理方法主要由以下几种:
一、信号上连接电容，根据信号上的噪声大小，调整电容的大小，本方法的缺点是电容本身对信号机噪声都有影响，去掉噪声的同时也干扰影响了信号;且电容的容值很容易受限制，不能做的太大，导致有些太大的信号或太小的信号无法处理。
[0004]二、累加判断去抖方案，通过对信号的每个脉冲都进行累加求和，判断脉冲是否为噪声从而过滤。本方法的缺点是需要至少几百?几万个逻辑电路门，成本高，不利于集成，且处理速度至少是四个时钟周期以上，比较慢，直接导致后续模块无法对信号进行快速处理另对小于一个时钟宽度的噪声无法准确识别。
【发明内容】
[0005]本发明所要解决的技术问题是提供一种快速高效的信号噪声滤波处理系统及方法，其实现对任意宽度的噪声进行判断个过滤，且可以根据噪声宽度范围，进行预设参数的调节，速度快，效率高，噪声识别处理能力强。
[0006]为了解决上述技术问题，本发明首先提供了一种快速高效的信号噪声滤波处理系统，其特征在于，其包括:
时钟产生模块，产生第一触发器和第二触发器所需要的时钟信号，该模块最终产生时钟信号送到第一触发器和第二触发器的CLK端;该模块内置或接收系统其它模块送来的参数控制信号，根据该参数控制信号，生成特定频率的时钟信号；
第一触发器，第一触发器为带复位的D触发器，其中第一触发器的D端接固定的高电平或者低电平，第一触发器的时钟CLK端接时钟产生模块输出的信号，第一触发器的复位端连接第一反馈控制模块的输出端，并产生一个第二输出信号输出给第二反馈控制模块；
第二触发器，第二触发器为带复位的D触发器，第二触发器的D端接第二反馈控制模块的输出端，第二触发器的时钟CLK端接时钟产生模块输出的信号，第二触发器的复位端连接系统的复位信号;本模块产生最终输出的无噪声的第四输出信号；
第一反馈控制模块，对输入信号和第二触发器输出的输出信号，并进行复合逻辑操作，并产生第一输出信号送给第一触发器的复位端；
第二反馈控制模块，对第一触发器输出的第二输出信号和第二触发器输出的第四输出信号进行复合逻辑操作，并产生第三输出信号送给第二触发器的D端。
[0007]本发明还提供了一种快速高效的信号噪声滤波处理方法，其包括以下步骤: 步骤一，系统复位信号有效，第二触发器的Q端输出零，完成初始复位，第四输出信号的值此时只跟系统复位信号有关，为低电平；
步骤二，系统复位信号无效后，带噪声的输入信号如果跟第四输出信号相同为零，则第一反馈控制模块的Y端经过异或逻辑运算，输出低电平引发触发器复位动作，使第一触发器的Q端的第二输出信号为低电平；
步骤三，第二反馈控制模块对第二输出信号和第四输出信号进行异或运算，得到第三输出信号为零；
步骤四，第二触发器的时钟信号的脉冲边沿有效后，采集到其D端信号，Q端输出使第四输出信号为低电平，使整个系统输出了原始的信号电平；
步骤五，当输入信号上的噪声高电平到来时，因为此时第四输出信号还是低电平零，故第一反馈控制模块的第一输出信号为高电平，第一触发器复位无效，此时第一触发器输出Q端的第二输出信号还是维持原来电平无变化，整个系统的第四输出信号保持不变；
步骤六，当输入信号的噪声信号高电平，且时钟信号触发边沿同时发生时，第一触发器采集到D端信号，第二输出信号为高电平，并引起第二反馈控制模块的第三输出信号也为高电平；因为一个时钟信号周期宽度一定大于噪声电平的维持时间宽度，当噪声消失后，第一反馈控制模块的输出端立刻恢复为低电平，从而使第一触发器的Q端很快恢复到了低电平，后续模块经过处理后，最终的第四输出信号保持为低电平；
步骤七，同步骤二到步骤六所述逻辑关系，当信号为高电平，噪声为低电平时，最终的系统的第四输出信号保持为高电平。
[0008]本发明的积极进步效果在于:本发明实现对任意宽度的噪声进行判断和过滤，且可以根据噪声宽度，进行预设的调节，速度快，效率高，噪声识别处理能力强。
【附图说明】
[0009]图1为无噪声的干净数字信号的波形图。
[0010]图2为被噪声污染后的信号的波形图。
[0011 ]图3为本发明快速高效的信号噪声滤波处理系统实施例的组成示意图。
【具体实施方式】
[0012]下面结合附图给出本发明较佳实施例，以详细说明本发明的技术方案。
[0013]如图1所示，A是一个无噪声的干净数字信号，如图2所示B则是被噪声污染后的信号；数字系统的信号，其高电平为电源VDD，低电平为接地GND。噪声是在信号链路中，被系统环境噪声、前端处理模块等各种原因污染后而形成的附加在信号之上的无用信号，如图1中所标注的C部分。
[0014]图3为本发明快速高效的信号噪声滤波处理系统实施例的组成示意图。如图2所示，该实施例包括时钟产生模块010、第一触发器020、第二触发器030、第一反馈控制模块050、第二反馈控制模块060，其中:
时钟产生模块010，产生第一触发器020和第二触发器030所需要的时钟信号，该模块最终产生时钟信号Cl送到第一触发器020和第二触发器030的CLK端。该模块内置或接收系统其它模块送来的参数控制信号，根据该参数控制信号，生成特定频率的时钟信号。参数的大小根据噪声脉冲宽度大小进行设置调节，使:频率=1/(最大噪声的宽度*1.2)，其中，因子数值“1.2”不是固定值，本发明的范围最小是1.0，最大值是不大于“信号脉冲最小宽度除以最大噪声的宽度”；
第一触发器020，是一个标准的数字电路带复位功能的触发器，本实施例中为带复位的D触发器。其中第一触发器的D端接固定的高电平(电源VDD)或者低电平(接地GND)，本实施例中为高电平。第一触发器的时钟CLK端接时钟产生模块输出的时钟信号Cl，第一触发器的复位端连接第一反馈控制模块050的输出端，并产生一个第二输出信号S3输出给第二反馈控制模块060;
第二触发器030，一个标准的数字电路带复位功能的触发器，本实施例中为带复位的D触发器。其中第二触发器的D端接第二反馈控制模块060的输出端，第二触发器的时钟CLK端接时钟产生模块输出的时钟信号Cl，第二触发器的复位端连接系统的复位信号，可以根据初值的需要，选择清零复位或置I复位。本模块产生最终输出的无噪声的第四输出信号S5；
第一反馈控制模块050，对输入信号SI和第二触发器输出的第四输出信号S5进行复合逻辑操作，本实施例中采用的是异或逻辑操作，并产生第一输出信号S2送给第一触发器020的复位端；
第二反馈控制模块060，对第一触发器020输出的第二输出信号S3和第二触发器030输出的第四输出信号S5进行复合逻辑操作，本实施例中采用的是异或逻辑操作，并产生第三输出信号S4送给第二触发器030的D端；
本发明还公开了一种快速高效的信号噪声滤波处理方法，结合图1和图2的实施例，所述方法主要包括以下步骤:
步骤一，系统复位信号RST有效，第二触发器030的Q端输出零，完成初始复位，第四输出信号S5值此时只跟RST有关，为低电平零；
步骤二，系统复位信号RST无效后，带噪声的输入信号SI如果跟第四输出信号S5相同为零，则第一反馈控制模块050的Y端经过异或逻辑运算，输出低电平零引发触发器复位动作，使第一触发器020的Q端的第二输出信号S3为低电平零；
步骤三，第二反馈控制模块060对第二输出信号S3和第四输出信号S5进行异或运算，得到第三输出信号S4为零；
步骤四，第二触发器030的时钟信号Cl的脉冲边沿有效后，采集到其D端信号，Q端输出使第四输出信号S5为低电平零，使整个系统输出了原始的信号电平；
步骤五，当输入信号SI上的噪声高电平到来时，因为此时第四输出信号S5还是低电平零，故第一反馈控制模块的第一输出信号S2为高电平，第一触发器020复位无效，此时第一触发器020的输出Q端的第二输出信号S3还是维持原来电平无变化，整个系统的第四输出信号S5保持不变，过滤掉了噪声高电平的干扰；
步骤六，当输入信号SI的噪声信号高电平，且时钟信号Cl触发边沿同时发生时，第一触发器020采集到D端信号，第二输出信号S3为高电平，并引起第二反馈控制模块060的第三输出信号S4也为高电平。但如果噪声电平的维持时间宽度小于一个时钟信号Cl的周期宽度，当噪声消失后，第一反馈控制模块050的输出立刻恢复为低电平零，从而使第一触发器020的Q端很快恢复到了低电平零，后续模块经过处理后，最终还是第四输出信号S5为低电平零，从而过滤掉了噪声高电平的干扰，从而实现了滤波的效果。
[0015]步骤七，同步骤二到步骤六所述逻辑关系，当信号为高电平，噪声为低电平时，最终的系统的第四输出信号保持为高电平。
[0016]如果输入信号SI中的噪声电平维持时间开端比一个时钟周期宽度小，则噪声可以被过滤处理，而时钟信号Cl宽度根据预判的噪声大小进行参数调节控制，从而实现任意宽度的噪声过滤效果。
[0017]以上所述的具体实施例，对本发明的解决的技术问题、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1.一种快速高效的信号噪声滤波处理系统，其特征在于，其包括: 时钟产生模块，产生第一触发器和第二触发器所需要的时钟信号，该模块最终产生时钟信号送到第一触发器和第二触发器的CLK端;该模块内置或接收系统其它模块送来的参数控制信号，根据该参数控制信号，生成特定频率的时钟信号； 第一触发器，第一触发器为带复位的D触发器，其中第一触发器的D端接固定的高电平或者低电平，第一触发器的时钟CLK端接时钟产生模块输出的信号，第一触发器的复位端连接第一反馈控制模块的输出端，并产生一个第二输出信号输出给第二反馈控制模块； 第二触发器，第二触发器为带复位的D触发器，第二触发器的D端接第二反馈控制模块的输出端，第二触发器的时钟CLK端接时钟产生模块输出的信号，第二触发器的复位端连接系统的复位信号;本模块产生最终输出的无噪声的第四输出信号； 第一反馈控制模块，对输入信号和第二触发器输出的输出信号，并进行复合逻辑操作，并产生第一输出信号送给第一触发器的复位端； 第二反馈控制模块，对第一触发器输出的第二输出信号和第二触发器输出的第四输出信号进行复合逻辑操作，并产生第三输出信号送给第二触发器的D端。2.一种快速高效的信号噪声滤波处理方法，其特征在于，其包括以下步骤: 步骤一，系统复位信号有效，第二触发器的Q端输出零，完成初始复位，第四输出信号的值此时只跟系统复位信号有关，为低电平； 步骤二，系统复位信号无效后，带噪声的输入信号如果跟第四输出信号相同为零，则第一反馈控制模块的Y端经过异或逻辑运算，输出低电平引发触发器复位动作，使第一触发器的Q端的第二输出信号为低电平； 步骤三，第二反馈控制模块对第二输出信号和第四输出信号进行异或运算，得到第三输出信号为零； 步骤四，第二触发器的时钟信号的脉冲边沿有效后，采集到其D端信号，Q端输出使第四输出信号为低电平，使整个系统输出了原始的信号电平； 步骤五，当输入信号上的噪声高电平到来时，因为此时第四输出信号还是低电平零，故第一反馈控制模块的第一输出信号为高电平，第一触发器复位无效，此时第一触发器输出Q端的第二输出信号还是维持原来电平无变化，整个系统的第四输出信号保持不变； 步骤六，当输入信号的噪声信号高电平，且时钟信号触发边沿同时发生时，第一触发器采集到D端信号，第二输出信号为高电平，并引起第二反馈控制模块的第三输出信号也为高电平；因为一个时钟信号周期宽度一定大于噪声电平的维持时间宽度，当噪声消失后，第一反馈控制模块的输出端立刻恢复为低电平，从而使第一触发器的Q端很快恢复到了低电平，后续模块经过处理后，最终的第四输出信号保持为低电平； 步骤七，同步骤二到步骤六所述逻辑关系，当信号为高电平，噪声为低电平时，最终的系统的第四输出信号保持为高电平。
【文档编号】H03K5/1252GK105897226SQ201610203198
【公开日】2016年8月24日
【申请日】2016年4月5日
【发明人】欧召辉, 魏多, 欧昭文
【申请人】科络克电子科技（上海）有限公司