hoc网络 系统。
[0102] 利用单载波调制和频域均衡的单载波频分多址（SC-FDM)，是能够以所公开的方 面来利用的技术。SC-FDM具有与OFDM系统相似的性能以及基本相似的整体复杂度。因 为其固有的单载波结构，SC-FDM信号具有较低的峰值对平均值功耗比（PAPR)。SC-FDM可 以用在上行链路通信中，其中较低PAPR可在发射功耗效率方面有益于移动终端。
[0103] 此外，本文所描述的各个方面或特征可以作为方法、装置或使用标准编程和/或 工程技术的制品而实现。如本文所用的术语"制造的物品"意在涵盖可从任何计算机可读 设备、载体、或介质访问的计算机程序。例如，计算机可读介质可以包括但不限于：磁存储 设备（例如硬盘、软盘、磁条等）光盘（例如压缩盘（CD)、数字多功能光盘（DVD)等）、智能 卡、及快闪存储器装置（例如EPR0M、卡、棒、钥匙驱动器等）。另外，本文所描述的各种存储 介质可以代表用于存储信息的一个或多个设备和/或其它机器可读介质。术语"机器可读 介质"可以包括但不限于：能够存储、包含和/或携带（一个或多个）指令和/或数据的无 线信道和各种其它介质。另外，计算机程序产品可包括具有可操作来使得计算机执行本文 描述的功能的一条或一条以上指令或代码的计算机可读介质。
[0104] 此外，结合本文公开的方面所描述的方法或算法的动作和/或活动可以直接具现 化为硬件、由处理器执行的软件模块、或其组合。软件模块可驻留在RAM存储器、快闪存储 器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、⑶-ROM或任何其它 形式的本领域已知的存储介质中。示例性存储介质可耦接到处理器，使得处理器可以从存 储介质读取信息、并且将信息写入到存储介质。在替代方案中，存储介质可以集成到处理 器。此外，在一些方面，处理器和存储媒体可驻留于ASIC中。另外，ASIC可驻留在用户终 端中。在替代方案中，处理器和存储介质可以作为用户终端中的分立元件。另外，在一些方 面中，方法或算法的动作和/或活动可作为在机器可读介质和/或计算机可读介质上的指 令和/或代码的任意集合或组合来驻留，其可并入计算机程序产品。
[0105] 对主题公开的说明性实施例的上述描述（包括摘要的公开内容）并不意在穷举所 公开的实施例、或将所公开的实施例限制为所公开的精确形式。虽然出于说明性目的在本 文中描述了具体的实施方案和实施例，相关领域技术人员能够意识到，考虑在这样的实施 方案和实施例的范围之内的各种修改都是可能的。
[0106] 在这方面，虽然已经结合各种实施例和相应的附图（在适当的情况下）描述了所 公开的主题，但应理解，其它相似的实施例可以得以使用、或者可以对所描述的实施做出修 改和补充用于执行与所公开的主题的相同、相似、替代、或替代功能而不偏离所公开的主题 的范围。因此，所公开的主题不应限于本文所述的任何单个实施例，而是应被根据下面所附 的权利要求来解释广度和范围。
[0107] 特别的，关于由上文描述的部件或结构（构件、设备、电路、系统等）执行的各种功 能，除非另有说明，用于描述这些组件的术语（包括对"装置"的提及）旨在对应于执行所 述组件的指定功能的任意组件或结构（例如，功能上等效）；即使它们结构上不等同于执行 本文示出的本发明的示例性实现方式中的功能的所公开的结构。此外，尽管本公开的特定 特征可能已经仅相对与一些实现方式中的一个被公开，由于可能对任意给定或特定应用是 期望或有利的，这样的特征可以与其它实现方式的一个或多个其它特征结合。
【主权项】
1. 一种时间数字转换器，包括： 延迟线，该延迟线包括包含第一延迟链和第二延迟链的多个延迟级以生成锁相环的数 字振荡器的细时间测量； 粗时间计算组件，该粗时间计算组件被配置为基于所述锁相环的数字振荡器的等距周 期和非等距周期来生成粗时间测量，其中所述细时间测量和所述粗时间测量形成被传送至 所述数字振荡器的所述锁相环的相位差测量。2. 如权利要求1所述的时间数字转换器，还包括边沿选择器，该边沿选择器被配置为 通过生成开始边沿、停止边沿和标志值来使能双极型时间测量，其中所述开始边沿和所述 停止边沿是基于参考信号和分频器信号生成的，并且所述标志值是基于分别接收所述参考 信号的边沿和所述分频器信号的边沿的接收次序生成的。3. 如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还被配置为从数字 振荡器计数器接收数字振荡器计数器值并且基于所述数字振荡器计数器值和来自频率调 制器的经调制的数字振荡器频率来生成所述数字振荡器的粗时间测量。4. 如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还被配置为向求和 组件提供所述粗时间测量以生成最终时间测量作为所述相位差，其中所述最终时间测量是 从以下项中导出的：所述粗时间测量、基于所述延迟线的多个第一比较器的第一二进制转 换和基于所述延迟线的多个第二比较器的第二二进制转换。5. 如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还被配置为基于数 字振荡器计数器值递归地生成数字振荡器计算以生成最终时间测量作为相位测量，其中所 述延迟线被配置为生成与不同极性相对应的时间测量以用于生成双极型时间测量并且消 除由工艺依赖、温度依赖或电压依赖中的至少一者导致的偏移。6. 如权利要求1所述的时间数字转换器，其中所述粗时间计算组件还被配置为基于来 自极化调制器的一组经调制的频率值、数字振荡器计数器值和边沿选择器生成的标志值来 生成所述粗时间测量，其中所述粗时间计算组件利用所述标志值来计算非恒定的数字振荡 器周期的时间。7. 如权利要求1所述的时间数字转换器，还包括： 边沿选择器，该边沿选择器被配置为将参考时钟的参考信号与分频器时钟的分频器信 号相比较并基于其生成到相位生成器的开始信号和停止信号，并且还被配置为生成标志值 并将所述标志值提供给所述粗时间计算组件，其中所述标志值是基于分别接收所述参考信 号的边沿和所述分频器信号的边沿的接收次序生成的。8. 如权利要求7所述的时间数字转换器，还包括被耦合至所述多个延迟级的第一组比 较器和第二组比较器，该第一组比较器和第二组比较器被配置为基于由所述相位生成器提 供的开始边沿和停止边沿来控制所述多个延迟级的不同状态。9. 如权利要求1所述的时间数字转换器，还包括数字振荡器计数器，该数字振荡器计 数器被配置为对所述数字振荡器的周期进行计数并向所述振荡器提供对于所述周期的计 数以确定所述粗时间测量。10. 如权利要求1所述的时间数字转换器，还包括相位生成器，该相位生成器被配置 为基于对接收的开始信号和接收的停止信号到开始边沿和停止边沿的转换来控制所述多 个延迟级的第一延迟元件和第二延迟元件的延迟线状态的锁存和传播，该开始边沿和停止 边沿沿所述多个延迟级传播，其中所述延迟线被配置为生成没有内部偏移的双极型时间测 量。11. 如权利要求10所述的时间数字转换器，其中所述相位生成器和所述延迟线还被配 置为消除在根据至少两个数字振荡器周期和所述双极型时间测量处理参考时钟路径的参 考信号和分频器时钟路径的分频器信号之间的所述内部偏移。12. 如权利要求10所述的时间数字转换器，其中所述相位生成器被配置为在没有采用 多路复用器进行边沿注入的情况下将所述开始边沿注入到所述延迟线的多个延迟级。13. 如权利要求10所述的时间数字转换器，其中所述相位生成器被配置为根据传播模 式和锁存模式来控制所述多个延迟级的第一延迟元件和第二延迟元件的延迟线状态的锁 存，并且沿所述延迟线以彼此相对不同的方向传播所述开始边沿和所述停止边沿来生成所 述双极型时间测量。14. 如权利要求1-13中任一项所述的时间数字转换器，还包括： 边沿选择器组件，该边沿选择器组件被配置为基于参考时钟路径的参考时钟输入和分 频器时钟路径的分频器时钟输入经由所述延迟线来生成双极型时间测量。15. -种移动设备，包括： 天线端口； RF前端； 数字基带处理器；以及 在所述RF前端和所述数字基带处理器中的至少一者中的数字锁相环，该数字锁相环 包括时间数字转换器和数字振荡器，其中所述时间数字转换器包括延迟线，该延迟线包括 包含第一延迟元件链和第二延迟元件链的多个延迟级以生成细时间测量；以及 粗时间计算组件，该粗时间计算组件被配置为基于所述数字振荡器的数字振荡器周期 来生成粗时间量化。16. 如权利要求15所述的移动设备，其中所述粗时间计算组件还被配置为基于所述数 字振荡器周期和频率调制器的一组经调制的频率值来生成所述粗时间量化。17. 如权利要求15所述的移动设备，其中所述粗时间计算组件还被配置为向加法器提 供所述粗时间量化以利用对所述延迟线的第一延迟元件的第一状态的第一二进制转换和 对所述延迟线的第二延迟元件的第二状态的第二二进制转换生成最终时间测量。18. 如权利要求15所述的移动设备，还包括： 相位生成器，该相位生成器被配置为：基于接收的开始信号和接收的停止信号，向所述 延迟线的多个延迟级提供开始边沿和停止边沿以经由所述延迟线生成细时间量化作为双 极型测量。19. 如权利要求15所述的移动设备，还包括： 相位生成器，该相位生成器被配置为：基于数字振荡器上升沿或数字振荡器下降沿以 及基于开始信号或停止信号经由所述延迟线的多个延迟级生成至少两个时序测量。20. 如权利要求19所述的移动设备，其中所述相位生成器基于所述开始信号和所述停 止信号生成所述至少两个时序测量，所述至少两个时序测量作为以彼此相对的方向经由所 述延迟线传播的双极型测量。21. 如权利要求15所述的移动设备，还包括： 边沿选择器，该边沿选择器被配置为基于参考信号和分频器信号生成开始信号和停止 信号，并且基于接收所述参考信号和所述分频器信号的次序来生成标志值。22. 如权利要求15-21中任一项所述的移动设备，其中所述粗时间计算组件被配置为 基于频率调制器的一组频率值、数字振荡器计数器值和标志值中的至少一者来生成所述粗 时间量化，其中所述粗时间计算组件采用所述标志值来计算非恒定数字振荡器周期的时 间。23. -种方法，包括： 向单个延迟线提供开始边沿信号和停止边沿信号来确定细调节量化；以及 基于锁相环的数字振荡器的数字振荡器周期来确定粗调节量化。24. 如权利要求23所述的方法，还包括： 根据所述数字振荡器周期、一组经调制的频率值、数字振荡器计数器值和标志值生成 所述粗调节量化，其中所述标志值是基于在边沿选择器处的分频器信号和参考信号的接收 次序而确定的。25. 如权利要求23或24所述的方法，还包括： 作为在边沿选择器处根据参考信号和分频器信号而生成的开始信号和停止信号的函 数，沿所述单个延迟线锁存或传播开始边沿。
【专利摘要】本公开提供了低功率双极型360度时间数字转换器。延迟线操作以传播包括第一延迟元件和第二延迟元件的多个延迟级。耦合至延迟线的生成器被配置为根据由DCO计数器生成的数字控制振荡器(DCO)计数器值向延迟线的多个延迟级提供开始边沿。DCO计算组件被配置为辅助根据DCO的DCO周期确定延迟线的传播计数。
【IPC分类】H03L7/18, H03L7/08
【公开号】CN105610432
【申请号】CN201510661788
【发明人】马库斯·席姆佩尔
【申请人】英特尔德国有限责任公司
【公开日】2016年5月25日
【申请日】2015年10月14日
【公告号】EP3021176A2, EP3021176A3, US20160139568