一种低杂散宽带10~20GHz锁相环装置的制造方法

文档序号:9648772阅读:446来源:国知局
一种低杂散宽带10~20GHz锁相环装置的制造方法
【技术领域】
[0001]本发明属于锁相环装置技术领域,具体涉及一种低杂散宽带10?20GHz锁相环装置。
【背景技术】
[0002]微波频率源是各种电子系统的核心部件,微波锁相源电路是微波频率源中的常用电路。现有技术的锁相环电路结构框图如图1所示。目前微波锁相源电路主要是由锁相环(PLL)芯片、VC0、环路滤波器组成。锁相环(PLL)芯片是由数字分频器和鉴相器构成,其内部寄存器需要通过串行或并行总线加载,数字噪声就通过串行或并行总线寄生到VC0输出端,产生杂散;锁相环(PLL)芯片的工作频率只有8GHz,对于频率高于8GHz的微波锁相源电路,需要在锁相环(PLL)芯片的输入端加分频电路,而分频器对输出频率的隔离有限,这样分频产生的子谐波就会在VC0输出形成子谐波杂散。要想满足杂散指标,就需要更复杂的开关滤波电路,增加了装置的复杂程度。

【发明内容】

[0003]针对上述现有技术中存在的问题,本发明的目的在于提供一种可避免出现上述技术缺陷的低杂散宽带10?20GHz锁相环装置。
[0004]为了实现上述发明目的,本发明采用的技术方案如下:
[0005]—种低杂散宽带10?20GHz锁相环装置,包括依次连接的参考放大器、锁相环、压控振荡器、耦合器、隔离放大器和分频器,还包括环路滤波器、CPLD和TCX0,其中:所述环路滤波器分别与所述锁相环和所述压控振荡器相连接;所述分频器与所述锁相环相连接;所述CPLD分别与所述锁相环和所述TCX0相连接。
[0006]进一步地,所述隔离放大器包括依次连接的第一衰减器、放大器和第二衰减器。
[0007]进一步地,所述CPLD 为 EPM570T100I5。
[0008]进一步地,所述TCX0连接有磁珠和钽电容。
[0009]进一步地,所述钽电容的型号为TAJA106K016RNJ。
[0010]本发明提供的低杂散宽带10?20GHz锁相环装置,电路设计简单,不需要复杂滤波器电路,子谐波杂散低,输出频谱纯度高,数字寄生干扰低,电路组装采用SMT工艺,工艺简单,可以很好地满足实际应用的需要。
【附图说明】
[0011]图1为现有技术的锁相环电路结构框图;
[0012]图2为本发明的锁相环装置的电路结构框图;
[0013]图3为本发明的隔离放大器的电路原理图;
[0014]图4为本发明的控制单元的电路图。
【具体实施方式】
[0015]为了使本发明的目的、技术方案及优点更加清楚明白,下面结合附图和具体实施例对本发明做进一步说明。应当理解,此处所描述的具体实施例仅用以解释本发明,并不用于限定本发明。
[0016]如图2所示,一种低杂散宽带10?20GHz锁相环装置,包括依次连接的参考放大器、锁相环(PLL)、压控振荡器(VC0)、耦合器、隔离放大器和分频器,还包括环路滤波器、CPLD(复杂可编程逻辑器件)和TCX0(温度补偿晶体振荡器),其中:所述环路滤波器分别与所述锁相环和所述压控振荡器相连接;所述分频器与所述锁相环相连接;所述CPLD分别与所述锁相环和所述TCX0相连接。CPLD与TCX0构成锁相环装置的控制单元。
[0017]VC0为10?20GHz的工作频率,为了降低子谐波杂散,选择15dB的耦合度。这个耦合度可以方便地在微带电路上实现,印制板电路工艺容易加工,成本低,并对分频器的反向泄漏到VC0端的信号提供15dB隔离。微带耦合线有第一端口、第二端口、第三端口和第四端口四个端口,其中,第一端口接VC0输出,第三端口为耦合端接隔离放大器,第二端口是直通输出,第四端口需要接50欧姆负载。当前技术中,用普通的电阻来作为10?20GHz的50欧姆负载,电压驻波比不好,对耦合性能有影响。本发明采用了 20dB的衰减器来替代50欧姆负载,保证了耦合器性能。
[0018]如图3所示,所述隔离放大器包括依次连接的第一衰减器ATT1、放大器A1和第二衰减器ATT2,用于放大耦合器耦合来的VC0信号,并隔离分频器的反向泄漏信号。隔离放大器巧妙利用了放大器的正向放大、反向衰减特性。第一衰减器ATT1和第二衰减器ATT2是3dB衰减,放大器A1的增益是21dB,反向隔离是40dB。隔离放大器对分频器的反向泄漏信号有46dB的隔离。分频器本身对反向泄漏信号隔离有40dB,加上耦合器电路的隔离15dB,整个锁相环装置对分频器的反向泄漏信号隔离大于100dB,可以不用复杂的开关滤波电路来实现高杂散指标。
[0019]如图4所示,CPLD与TCX0构成锁相环装置的控制单元,控制单元根据外部接口命令,加载锁相环(PLL)芯片内部寄存器,使锁相环(PLL)芯片将VC0锁定在要求的频率上。控制单元的CPLD采用可编程器件EPM570T100I5,需要用时钟才能工作。数字时钟的抖动产生的数字噪声通过锁相环(PLL)芯片的接口线对锁相环(PLL)芯片产生干扰,最终会寄生到VC0的输出频谱的近端上。本发明优选采用20MHz的TCX0(温度补偿晶体振荡器)作为EPM570T100I5的时钟,该TCX0具有低的时钟抖动和低杂散。在供电上用磁珠和钽电容对TCX0(温度补偿晶体振荡器)和EPM570T100I5电源进行隔离,有效地防止了信号串扰。TCX0上连接有磁珠和钽电容,钽电容的型号为TAJA106K016RNJ。
[0020]本发明提供的低杂散宽带10?20GHz锁相环装置,电路设计简单,不需要复杂滤波器电路,子谐波杂散低,输出频谱纯度高,数字寄生干扰低,电路组装采用SMT工艺,工艺简单,可以很好地满足实际应用的需要。
[0021]以上所述实施例仅表达了本发明的实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
【主权项】
1.一种低杂散宽带10?20GHZ锁相环装置,其特征在于,包括依次连接的参考放大器、锁相环、压控振荡器、耦合器、隔离放大器和分频器,还包括环路滤波器、CPLD和TCXO,其中:所述环路滤波器分别与所述锁相环和所述压控振荡器相连接;所述分频器与所述锁相环相连接;所述CPLD分别与所述锁相环和所述TCXO相连接。2.根据权利要求1所述的低杂散宽带锁相环装置,其特征在于,所述隔离放大器包括依次连接的第一衰减器、放大器和第二衰减器。3.根据权利要求1所述的低杂散宽带锁相环装置,其特征在于,所述CPLLD为EPM570T100I5。4.根据权利要求1所述的低杂散宽带锁相环装置,其特征在于,所述TCXO连接有磁珠和钽电容。5.根据权利要求1-4所述的低杂散宽带10?20GHz锁相环,其特征在于,所述钽电容的型号为 TAJA106K016RNJ。
【专利摘要】本发明涉及一种低杂散宽带10~20GHz锁相环装置,其特征在于,包括依次连接的参考放大器、锁相环、压控振荡器、耦合器、隔离放大器和分频器,还包括环路滤波器、CPLD和TCXO,其中:所述环路滤波器分别与所述锁相环和所述压控振荡器相连接;所述分频器与所述锁相环相连接;所述CPLD分别与所述锁相环和所述TCXO相连接。本发明提供的低杂散宽带10~20GHz锁相环装置,电路设计简单,不需要复杂滤波器电路,子谐波杂散低,输出频谱纯度高,数字寄生干扰低,电路组装采用SMT工艺,工艺简单,可以很好地满足实际应用的需要。
【IPC分类】H03L7/099
【公开号】CN105406862
【申请号】CN201510890226
【发明人】方涌, 尹红波, 王洪林
【申请人】扬州海科电子科技有限公司
【公开日】2016年3月16日
【申请日】2015年12月7日
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1