模拟数字变换器以及影像传感器的制造方法
【专利说明】模拟数字变换器以及影像传感器
[0001]本申请主张2014年I月8日申请的日本专利申请号2014 — 1481的优先权，并在本申请中引用上述日本专利申请的全部内容。
技术领域
[0002]本发明的实施方式涉及积分型的模拟数字变换器和具备该模拟数字变换器的影像传感器。
【背景技术】
[0003]提出了使用了时间数字变换器(TDC:Time-to_Digital Converter)的积分型模拟数字变换器(ADC:Analog-to-Digital Converter)。在这种积分型ADC中，通过除了进行使用了斜坡信号(ramp signal)的粗的A/D变换以外，还进行使用了 TDC的微细的Α/D变换，从而提高Α/D变换的分辨率，并且实现其高速化。
[0004]但是，TDC需要高速时钟信号，如果在进行使用了斜坡信号的粗的Α/D变换的期间也要对TDC供给高速时钟信号，则功耗会增大。
[0005]另外，在使用了斜坡信号的粗的Α/D变换和使用了 TDC的微细的Α/D变换中，分别使用个别的时钟信号，所以存在由于两个时钟信号之间的相位误差而Α/D变换性能降低的担心。
【发明内容】
[0006]一个方式的模拟数字变换器具备:采样器，保持每隔规定时间对输入信号进行采样而得到的采样信号；输入信号预测部，在随着时间的经过而信号电平单调增加或者单调减少的斜坡信号的信号电平与所述采样信号的信号电平交叉之前，生成预测信号；比较器，比较所述斜坡信号和所述采样信号的信号电平，输出表示比较结果的信号；第I计数器，在从所述比较器开始比较动作至生成所述预测信号为止的期间内，与第I时钟信号同步地进行计数动作；以及第2计数器，在生成了所述预测信号以后，与频率比所述第I时钟信号高的第2时钟信号同步地进行计数动作，根据所述比较器的比较结果而使计数值增减。
[0007]根据本发明，能够提供能够降低功耗以及提高Α/D变换的分辨率的模拟数字变换器以及影像传感器。
【附图说明】
[0008]图1是示出第I实施方式的模拟数字变换器I的概略结构的框图。
[0009]图2是示出第I实施方式的模拟数字变换器I的详细的具体例的框图。
[0010]图3是图2的模拟数字变换器I的信号波形图。
[0011]图4是对图2进行了更具体化的模拟数字变换器I的框图。
[0012]图5是图1的一个变形例的模拟数字变换器I的框图。
[0013]图6是连接信号切换部9和比较器5的信号路径的等价电路图，图7是该信号路径的信号波形图。
[0014]图7是连接信号切换部9和比较器5的信号路径的信号波形图。
[0015]图8是将图5的信号切换部9和比较器5置换为三输入比较器13的模拟数字变换器I的框图。
[0016]图9是示出三输入比较器13的内部结构的一个例子的电路图。
[0017]图10是示出第3实施方式的模拟数字变换器I的概略结构的框图。
[0018]图11是图10的模拟数字变换器I的信号波形图。
[0019]图12是示出第4实施方式的模拟数字变换器I的概略结构的框图。
[0020]图13是示出第5实施方式的模拟数字变换器I的概略结构的框图。
[0021]图14是示出高速时钟生成器31的内部结构的一个例子的电路图。
[0022]图15是示出在图13中追加了校正部的模拟数字变换器I的概略结构的框图。
[0023]图16是示出校正部40的内部结构的一个例子的框图。
[0024]图17是图16的时序图。
[0025]图18是示出具有第I?第6实施方式的某一个模拟数字变换器I的影像传感器50的概略结构的框图。
[0026]图19是内置CXD的影像传感器50的俯视图。
【具体实施方式】
[0027]以下，参照附图，说明本发明的一个实施方式。
[0028](第I实施方式)
[0029]图1是示出第I实施方式的模拟数字变换器I的概略结构的框图。图1的模拟数字变换器I具备采样器2、斜坡信号发生器3、输入信号预测部4、比较器5、Fine (细)计数器6、以及Coarse (粗)计数器7。
[0030]采样器2保持每隔规定时间对输入信号进行采样而得到的采样信号。斜坡信号发生器3生成斜坡信号。斜坡信号是指随着时间的经过而信号电平单调增加或者单调减少的信号。即，斜坡信号是指，在经过某时间At的期间输出电压增加Λν的信号、或者在经过At的期间输出电压减少Λ V的信号。
[0031]斜坡信号发生器3能够由积分器构成。在积分器中，At是I个时钟期间，Λν意味着I个时钟期间内的积分电压。斜坡信号发生器3在解除了积分器的复位动作之后开始进行斜坡信号的生成动作。
[0032]输入信号预测部4在斜坡信号的信号电平与采样信号的信号电平交叉之前生成预测信号。生成预测信号是指，将预测信号设定为规定逻辑。在输入信号预测部4中，如果斜坡信号的信号电平接近采样信号的信号电平，则输出规定逻辑的预测信号。
[0033]比较器5比较斜坡信号和采样信号的信号电平，输出表示比较结果的信号。当采样信号的信号电平变为大于等于斜坡信号的信号电平时，比较器5输出例如I。
[0034]更详细而言，比较器5进行2种比较处理。在最初的比较处理中，比较器5进行偏置(bias)信号和采样信号的比较处理、或者偏置信号和斜坡信号的比较处理。在第2次的比较处理中，比较器5进行斜坡信号和采样信号的比较处理。
[0035]Coarse计数器7在从比较器5开始比较动作至生成预测信号为止的期间内，与第I时钟信号同步地进行计数动作(例如递增计数动作)。在Coarse计数器7中，如果复位信号成为规定逻辑而复位状态被解除，则开始计数动作。当比较器5进行第2次的比较处理而检测到斜坡信号和采样信号的信号电平的交叉时，Coarse计数器7停止计数动作，保持其前一计数值。该计数值成为粗的Α/D变换值。
[0036]另外，在斜坡信号的斜率是Vref [V] /T [ μ sec]、且第I时钟信号的频率是2N/Τ[μ sec]的情况下，如果假设为Coarse计数器7的输出是AD0，则此时的斜坡信号电压Vramp (ADO)通过以下的(I)式表示。
[0037]Vramp (ADO)
[0038]=(斜坡信号斜率)*(I/时钟频率)* (Coarse计数器7的输出)
[0039]= Vref/T* (T* (AD0/2N))
[0040]= Vref* (AD0/2N)…(I)
[0041]在生成了预测信号以后，Fine计数器6与频率比第I时钟信号高的第2时钟信号同步地进行计数动作，根据比较器5的比较结果而使计数值增减。
[0042]Fine计数器6直至采样信号的信号电平接近斜坡信号的信号电平为止使计数动作停止，当生成了表示采样信号的信号电平接近斜坡信号的信号电平的预测信号时，开始计数动作。
[0043]Fine计数器6以比Coarse计数器7更快的速度进行计测动作，所以功耗相比于Coarse计数器7多，但Fine计数器6进行计数动作的期间比Coarse计数器7进行计数动作的期间短。因此，能够抑制Fine计数器6所致的功耗的增大。
[0044]图2是示出第I实施方式的模拟数字变换器I的详细的具体例的框图，图3是图2的模拟数字变换器I的信号波形图。
[0045]在图2的模拟数字变换器I中，作为图1的输入信号预测部4的内部结构，具有偏置信号发生器8、信号切换部9、以及双稳态(toggle)电路10。
[0046]偏置信号发生器8生成对斜坡信号发生器3生成的斜坡信号的信号电平进行了变换的偏置信号。信号电平的变换可能有使斜坡信号的信号电平增大规定量的情况和减少规定量的情况，但在本说明书中，如图3所示，生成使斜坡信号的信号电平增大了规定量的偏置信号。
[0047]另外，如图2所示，对斜坡信号发生器3和Coarse计数器7输入复位信号，在图3的时刻tl，复位被解除，在时刻tl以后，斜坡信号发生器3生成斜坡信号，Coarse计数器7开始进行计数动作。
[0048]信号切换部9根据双稳态电路10保持的信号逻辑，切换选择斜坡信号发生器3生成的斜坡信号和偏置信号发生器8生成的偏置信号中的某一方，供给到比较器5。
[0049]在时刻tl的时间点，双稳态电路10的输出信号是低电平。因此，信号切换部9选择偏置信号，比较器5比较偏置信号和采样信号。
[0050]如上所述，偏置信号是提高了斜坡信号的信号电平的信号，在比斜坡信号的信号电平与采样信号的信号电平交叉的情况更早的定时(timing)，与采样信号的信号电平交叉。这即意味着，通过比较偏置信号和采样信号来检测两个信号的信号电平交叉的定时，由此预测斜坡信号和采样信号交叉的定时。在本实施方式中，在偏置信号和采样信号的信号电平交叉的时间点，从输入信号预测部4生成预测信号。该预测信号是双稳态电路10的输出信号为高的期间。
[0051]双稳态电路10根据表示比较器5中的比较结果的信号成为规定逻辑时、即偏置信号和采样信号的信号电平交叉了时的比较器5的输出信号，将初始信号进行反转保持。初始信号是例如低电平，如果比较器5的输出信号成为规定逻辑，则双稳态电路10变化为高电平。能够使用反转触发器(TFF)、D型触发器(DFF)来构成双稳态电路10。
[0052]在图3的例子中，在时刻t2时，偏置信号和采样信号的信号电平交叉，比较器5的输出信号成为高电平。如果比较器5的输出信号成