专利名称：低功率可编程数字滤波器的利记博彩app
技术领域：
本发明涉及数字电路。具体而言，本发明涉及电信系统中用的可编程数字滤波器。
背景技术：
从电子控制系统到蜂窝网通信系统，各种要求的应用中都采用数字滤波器。这些应用常要求消耗最小功率的可编程数字滤波器。
在诸如码分多址(CDMA)系统等数字蜂窝网通信系统中，数字滤波器的可编程性和低功耗尤为重要。典型的CDMA通信系统，其特征在于多个移动收发机与一个或多个基站进行通信。基站接收移动收发机发送的信号，并且常常中继到移动通信交换中心(MSC)。该MSC又将信号转发给另一基站、公用交换电话网(PSTM)或另一移动收发机。同样，公用交换电话网可经基站和移动通信交换中心对移动单元发送信号。
通常有利的是在移动收发机、基站和/或MSC中利用不同的取样率。为了适应不同的取样率，移动收发机、基站和/或MSC中的数字滤波器往往是可编程的。滤波器的可编程性还可在移动收发机技术规范变化时，减少更换昂价硬件的需要。
在典型的可编程数字滤波器，串联连接若干寄存器或延迟电路。寄存器的输出连接到增益与滤波器传递函数中系数相关的并行可编程增益电路。该增益电路的输出输入到串联的乘法器。该滤波器的设计往往需要许多消耗过度的功率的昂贵的数字乘法器，占据可贵的电路板空间。这些数字乘法器导致滤波器功耗大，从而降低移动收发机电池的寿命。
因此，此技术领域需要能适应各种输入频率或取样率的空间节省低功耗可程序数字滤波器。还需要装入低功耗可编程数字滤波器的省电收发机。
发明概述本发明的可编程数字滤波器针对此技术领域的需要。在说明性实施例中，发明的滤波器适应配合收发机使用，并且包括第1有限脉冲响应滤波器部分，用于接收输入信号。第1有限脉冲响应滤波器部分具有第1传递函数。无限脉冲响应滤波器部分连接到第1有限脉冲响应滤波器部分，并且具有第2传递函数。第2有限脉冲响应滤波器部分连接到该无限脉冲响应滤波器部分，并且响应可编程数字滤波器对信号的接收并输出经过滤波的输出信号。第2有限脉冲响应滤波器部分具有第3传递函数。在第1、第2和/或第3传递函数中提供可编程系数。
在一具体实施例中，第1传递函数具有第1可编程系数。第2传递函数具有第2可编程系数，第3传递函数具有第3可编程系数。可编程数字滤波器包括提供控制信号用的处理器。存储器响应该控制信号，提供第1、第2和/或第3可编程系数。高通滤波器部分对第1有限脉冲响应滤波器部分提供输入。多路开关选择器响应处理器发来的旁路控制信号，有选择地将高通滤波器旁路。处理器响应输入信号中出现的直流(DC)偏移(即偏置)，产生旁路控制信号。
在说明性实施例中，第1有限脉冲响应滤波器部分包括第1干扰台滤波器、第2干扰台滤波器第3干扰台滤波器，用于滤除输入信号中的通信干扰台信号。第1、第2和第3干扰台滤波器分别具有各自带第1可编程系数、第4可编程系数和第5可编程系数的第1、第2和第3干扰台滤波器传递函数。有限脉冲响应滤波器部分还分别在第1、第2和第3干扰台滤波器的输出端包括第1截位电路、第2截位电路第3截位电路。在本发明的一个示范实施例中，第1、第2和第3截位电路从输入码字截去3个最高有效位和3个最低有效位。第1截位电路串联在第1干扰台滤波器的输出端。第2截位电路串联在第1干扰台滤波器与第2干扰台滤波器之间。第3截位电路串联在第2干扰台滤波器与第3干扰台滤波器之间。
无限脉冲响应滤波器部分包括第1均衡滤波器和第2均衡滤波器。第1均衡滤波器的输入连接到第1有限脉冲响应滤波器部分的输出。第1均衡滤波器具有2个可编程系数，第2均衡滤波器具有1个可编程系数。偏置和增益校正电路去除输出信号中的任何偏置，并且调节输出信号增益。
偏置和增益校正电路包含减法器，用于从输出信号减去偏置，并对此作出响应，提供偏移补偿信号。偏置和增益校正电路在偏移补偿信号中从码字去除预定个数的最低有效位，并对此作出响应，提供位校正信号。偏置和增益校正电路还包含乘法器，用于将位校正信号乘以预定的因数，并相应提供增益调节信号。偏置和增益校正电路在增益调节信号中从码字去除第1预定个数的最低有效位和第2预定个数的最高有效位，并对此作出响应，提供可编程数字输出滤波器的输出信号。
在说明性实施例中，在包含接收第1频率无线电信号的天线的通信系统接收机实现可编程数字滤波器。混频器将无线电信号混频为中频信号。Δ-∑模-数变换器将该中频信号变换为数字中频信号。数字滤波器包括可编程数字滤波器，并将该数字中频信号变换成以取样率等于(码片速率)*8为特征的数字基带信号。基带处理器以该码片速率处理数字基带信号。
将可编程数字滤波器的功能分为若干部分(诸如无限脉冲响应滤波器部分和有限脉冲响应滤波器部分)，给本发明的新颖设计提供方便。通过将滤波器功能分为若干块并对每块提供策略性可编程系数，使对可偏程数字滤波器组合传递函数的控制最大，同时使可编程数字滤波器功耗最小。
附图简要说明
图1为按照本发明内容构成的可编程数字滤波器的方框图。
图2为图1中高通滤波器的较详细框图。
图3为图1中FIR干扰台滤波器部分的FIR干扰台滤波器和FIR均衡滤波器的结构说明图。
图4为图1中IIR均衡滤波器部分的IIR均衡滤波器的结构说明图。
图5为图1中不包括高通滤波器的可编程数字滤波器的传递函数极点一零点图。
图6为按照本发明内容构成的、利用图1中可编程数字滤波器的移动收发机框图。
实施发明的最佳形态虽然这里参照具体应用的说明性实施例阐述本发明，但应理解本发明不受此限制。本领域中具有普通技术并对这里所提供讲授内容有所入门的人员会认识到本发明范围的另外一些修改、应用和实施例，以及本发明会得到显著利用的另外领域。
图1为按照本发明内容构成的可编程数字滤波器10的框图。可编程数字滤波器10包括输入多路开关选择器12、高通滤波器14、有限脉冲响应(FIR)干扰台滤波器部分16、无限脉冲响应(IIR)均衡滤波器部分18、FIR均衡滤波器20以及直流(DC)偏置删减和增益校正电路22。经微处理器24和关联存储器26控制可编程数字滤波器10的各种操作参数。这些参数存放在存储器26中，该存储器连接到输入多路开关选择器12、FIR干扰台滤波器部分16、IIR均衡滤波器部分18、均衡滤波器20以及直流偏置删减和增益校正电路22。
输入多路开关选择器12从前面的增益步进电路和抽取滤波器(后文将较详细讨论)接收包含同相(I)和/或正交(Q)数据的输入信号28。本领域的技术人员会意识到可编程数字滤波器10可前置增益步进电路以外的另一种电路而不脱离本发明的范围。
输入多路开关选择器12响应来自微处理器24和关联存储器26的控制信号，有选择地将高通滤波器14旁路。微处理器的存储器26存储预先存在的信息，这些信息涉及输入到多数开关选择器的数据是否包含必须由高通滤波器14衰减的DC偏置和/或其他信号分量。
在本实施例中，高通滤波器14的传递函数为(1/z-1)/(1-(1023/1024)z-1)(1)式中z为z域的复变量。将传递函数(1)设计成去除DC偏置。DC偏置的产生可来自前置的Δ-∑调制器或利用可编程数字滤波器10的接收机(后文将较详细讨论)中射频(RF)前端的其他元件。输入信号28中不存在DC偏置时，由多路开关选择器12将高通滤波器14旁路，以节省电力。
高通滤波器14的输出连接到FIR干扰台滤波器部分的输入。FIR干扰台滤波器部分从左到右包括第3干扰台滤波器30、第1截位电路32、第2干扰台滤波器34、第2截位电路36、第1干扰台滤波器38和第3截位电路40。
操作中，高通滤波器14的输出输入到第3干扰台滤波器30。该滤波器30按照以下传递函数对该输入进行运算。
4+b3z-1+4z-2(2)式中b3为微处理器24及其存储器26提供的可编程系数。本实施例中，b3对CDMA信号为12至4，对调频(FM)信号为6。开头和末尾的系数(即4和4)为2的幂，使得干扰台滤波器30的实现不昂贵，并且本领域的普通技术人员不难实现。
本具体实施例中，第3干扰台滤波器30的输出信号输入到第1截位电路32，截去3个最高有效位(MSB)和3个最低有位效(LSB)，这些位达到饱和。饱和的位数与应用专门对应，本领域的普通技术人员可方便地调节截去的位数，以满足给定的应用。本领域已公知截位电路的结构和设计。
所得记截位的信号输入到第2干扰台滤波器34。该滤波器34按照以下传递函数对截位信号进行运算。
8+b2z-1+8z-2(3)式中b2为微处理器24及其存储器26提供的可编程系数。本实施例中，b2对CDMA信号为16至24，对FM信号为7。开头和末尾的系数(即8和8)为2的幂，使干扰台滤波器的实现不昂贵，并且本领域普通技术人员不难实现。
第2干扰台滤波器的输出信号输入到第2截位电路36，从该信号截去3个MSB和4个LSB。所得信号输入到第1干扰台滤波器38。该滤波器38按照以下传递函数对截位信号进行运算。
16+b1z-1+16z-2(4)式中b1为微处理器24及其存储器26提供的可编程系数。在本实施例中，b1对CDMA信号为22至2，对FM信号为5。开头和末尾的系数(即16和16)为2的幂，使干扰台滤波器38的实现不昂贵，并且本领域的普通技术人员不难实现。
第1干扰台滤波器38的输出信号输出到第3截位电路40，从该信号截去2个MSB和5个LSB。所得截位信号从FIR干扰台滤波器部分16输出到IIR均衡滤波器部分18。该IIR均衡滤波器部分18从左到右包含第1IIR均衡滤波器42第2IIR均衡滤波器44。
输入信号28由高通滤波器14和FIR干扰台滤波器部分16处理后，通带下垂，即在通带的高频端下降或凹陷。以下的IIR均衡滤波器部分18和FIR均衡滤波器20消除通带下垂，并对相位响应进行均衡。
第1IIR均衡滤波器42按照以下传递函数对FIR干扰台滤波器部分的输出进行运算。
64/(64+a11z-1+a12z-2)(5)式中a11和a12为微处理器24及其存储器26提供的可编程系数。在本实施例中，a11对CDMA信号为15至-42，对FM信号为0，而a12对CDMA信号为40至54，对FM信号为0。非可编程系数等于64，为2的幂，从而使第1IIR均衡滤波器42的实现不昂贵。
第1IIR均衡滤波器42的输出输入到第2均衡滤波器44。第1IIR均衡滤波器42按照以下传递函数对FIR干扰台滤波器部分16的输出进行运算。
32/(32+a21z-1+16z-2)(6)式中a21不微处理器24及其存储器26提供的可编程系数。本实施例中，a21对CDMA信号为2至-22，对FM信号为-27。非可编程系数等于16和32，为2的幂，从而使第1IIR均衡滤波器42的实现不昂贵。
第2IIR均衡滤波器44的输出从IIR均衡滤波器部分18输入到FIR均衡滤波器20。FIR均衡滤波器20按照以下传递函数对IIR均衡滤波器部分18的输出进行运算。
-8+b4z-1-8z-2(7)式中b4为微处理器24及其存储器26提供的可编程系数。本实施例中，b4对CDMA信号为32至44，对FM信号为29。非可编程系数等于-8，为2的幂，从而实现FIR均衡滤波器20不昂贵。
FIR均衡滤波器20的输出输入到DC偏置删减和增益校正电路22。该电路22从左到右包含DC偏置减法器46、第4截位电路48、增益校正乘法器50和第5截位电路52。
操作中，DC偏置减法器46接收FIR均衡滤波器20的输出，并减去微处理器24和关联存储器26提供的DC偏置值。微处理器24经存储器26保持FIR均衡滤波器20输出端出现的DC偏置的预先存在的信息。本领域已公知微处理器24和存储器26的结构。
一旦DC偏置减法器46从信号中减去任何DC偏置，第4截位电路48就从信号中截去6个LSB。所得截位信号输入到增益校正乘法器50，该乘法器50将截位信号乘以存储器26存放的增益因数。本实施例中，该增益因数为1至8。
所得增益调节信号输入到第5截位电路52，从该信号截去3个MSB和3个LSB。所得截位信号从DC偏置删减和增益校正电路22输出，并代表可编程数字滤波器10的输出。该可编程数字滤波器的输出传输取样率变换器(后文将较详细讨论)。
直流偏置删减和增益校正电路22打算在整个可编程数字滤波器10和利用该数字滤波器10的电路减去截位带来的DC偏置。由于不同电路部分引入的DC偏置依据各级的DC增益具有不同的特性，DC偏置减法器46实现的DC偏置减法是可编程的，并由微处理器24进行控制。
由增益校正乘法器50实现增益校正，该乘法器50将第4载位电路48输出的干扰台滤波信号与1至8的常数相乘。第5截位电路执行截位后，增益校正乘法器50提供的有效增益，其范围为1/8至1。增益调节使可编程数字滤波器10的增益接近常数，与输入信号28的取样频率无关。此外，可编程增益促进可编程级30、34、38、42、44和20中的信号电平优化，使每级所需位数量少。使所需位数量少进一步提高可编程数字滤波器10的功率效率。
将抗干扰台分为各自具有传递函数和可编程系数的3个干扰台滤波器30、34和38，给本发明的新颖设计提供方便。此措施提供对可编程数字滤波器10滤波特性的控制，同时所需功率最小。
可编程数字滤波器适应配合移动收发机接收系统(后文将较详细讨论)使用。式(2)至式(7)对应的传递函数设计成衰减干扰台和其他干扰。对高于约900KHz的频率，这些传递函数提供大于60dB的衰减。此外，该传递函数还对输入信号28的相位进行均衡，使与基站相位预料组合时的总均方误差不大于预定值。通常也加以均衡，从而可编程数字滤波器10的总频率响应在通带内接近平坦。
输入信号28具有FΔ∑/24的取样率，该Δ∑为前置Δ-∑调制器(反文将较详细讨论)的取样率。FΔ∑/24的范围为2.5至3.3MHz。信号28所期望的通带在0至630KHz固定。止带包含高于约900KHz的全部频率。输入信号28的取样率随通带中的位置和止带的边缘而不同。可编程数字滤波器10的可编程性便于适应变化的取样率。可编程数字滤波器10在给定的严格功耗条件下，使对滤波器频率响应的控制最大。可编程数字滤波器10中实现附加可编程系数需要额外的乘法器，消耗额外功率。
图2为图1中高通滤波器14的较详细框图。高通滤波器14包括第1减法器60，其输出连接到第1k位截去电路62。该电路62的输出连接到(N+k)位寄存器64。该(N+k)位寄存器的输出连接到第2k位截去电路66。2k乘法器68的输入第1减法器60的负输入。2k乘法器68的输出输入到第1减法器60的正输入。第1减法器60的另一正输入连接到第22k乘法器70的输出，该乘法器70接收N位输入信号28作为输入。
第2k位截去电路66的输出连接到第2减法器72的负输入。第2减法器72的第1正输入也连接N位输入信号28。第2减法器72的第2正输入连接到-1寄存器4，，该寄存器74给第2减法器72提供-1，以便减去k位截去电路62和66引入的截去偏置。
第1和第2减法器60和72分别从正输入的和的值减去负输入端的值。第1k位截去电路62和第2k位截去电路从相应的输入信号截去k个LSB，其中k为设计常数。第12k乘法器68和第22k乘法器70将各自的输入信号乘以2k，并对此作出响应，提供相应的输出，可用简单的左移位电路实现2k乘法器68和70。
高通滤波器14由位置p的极点滤除输入信号28的任何DC分量，该p按下式表示p(2k-1-1)/(2k-1)(8)对1KHz频率1dB且输入信号28的取样率等于FΔ∑/24而言，k＝10，p＝1023/1024。
图3为图1中FIR干扰台滤波器38的较详细框图。FIR干扰台滤波器38的结构与图1中FIR干扰台滤波器部分16的干扰台滤波器30、34和FIR均衡滤波器20的结构相同。FIR干扰台滤波器38包括第1N位寄存器82，用于接收N位输入信号84。在本实施例中，N等于11。第2N位寄存器86连接到第1N位寄存器82的输出。第1加法器90的1个输入连接到第3N位寄存器88的输出。第1加法器90的第2输入连接到1N位寄存器82的输出，该处也是第2N位寄存器86的输入。第1加法器90的输出连接到左移位电路92，将输入信号左移4位。左移位电路92的输出连接到2加法器94的1个输入。第2加法器94的第2输出连接系数乘法器96的输出。系数乘法器96的第1输入经诸如寄存器等存储装置从微处理器(见图1)接收可编程抽头值。系数乘法器的第2输入连接第2N位寄存器86的输出，该处也是第3N位寄存器88的输入。
FIR干扰台滤波器38实现式(4)的传递函数。本领域的技术人员能方便地修改FIR干扰台滤波器38，以构成其他FIR滤波器30、34和20。
FIR干扰台滤波器38的低频增益取决于可编程系数b1。在本实施例中，该增益为32至64。注意FIR干扰台滤波器38内部增长二进位数量。
图4为图1中第1IIR均衡滤波器42的较详细框图。IIR均衡滤波器42的结构与图1中第2IIR均衡滤波器44的结构相同。第1IIR均衡滤波器接收给K-LSB加法器电路100的N位输入102。K-LSB加法器电路100的输出输入到(N+K)位加法器104。6-LSB截去电路106的输出也输入到(N+K)位加法器104。该加法器104的输出连接到KLSB截去电路108的输入，并连接到第1(N+K)位寄存器110。KLSB截去电路108提供第1IIR均衡滤波器42的输出。(N+K)位寄存器110的输出连接到第2(N+K)位寄存器112的输入和a11系数乘法器114的输入。a11系数乘法器114的另一输入接收来自图1中微处理器所关联存储器26的系数a11。第2(N+K)位寄存器112的输出连接到a12系数乘法器116的第1输入。a12系数乘法器116的第2输入接收来自图1中微处理器所关联存储器26的系数a12。a12系数乘法器116的输出和a11系数乘法器114的输出提供给(N+K+6)位加法器118的输入。(N+K+6)位加法器118的输出连接到6-LSB截去电路106的输入。
K-LSB加法器电路100将N位输入102中出现的输入码字扩展K个LSB。将该附加的K个LSB置0，并在IIR均衡滤波器42的输出由K-LSB截去电路108将其截去。K的值根据给定应用的要求而变化，并利用电路模拟加以决定。在本具体实施例中，K＝0。
(N+K)位加法器104和(N+K+6)位加法器118为饱和加法器。如果出现位溢出，该加法器将其输出置于其能处理的最大正值或最小负值。
分别输入到a11系数乘法器114和a12系数乘法器116的系数a11和a12，其各自的范围为-45至15和40至54。IIR均衡滤波器42的增益取决于系数a11和a12。a11强烈影响该增益，而a12影响小。最坏的情况下，如果a12＜54，所得增益会减小1/8。这种情况下，N位输入信号102必须有3个额外的位，以保证IIR均衡滤波器42不出现溢出，即，保证所得滤波器输出接近用N个提供的位表示。
图5为图1中可编程数字滤波器传递函数(不包括高通滤波器14)的极点-零点图130。该极点-零点图130画出单位圆，包括虚轴134和实轴136。单位圆132上的3个零点138分布在900KHz至1.67MHz的止带频率上。3个零点138源于第1、第2和第3干扰台滤波器38、34和30，并位于单位圆132，以便使干扰台衰减最大。位于630KHz靠近止带边缘的2个极点140补偿通带下垂，帮助均衡此滤波器的相位响应。这2个极点140源于IIR均衡器滤波器部分18。实轴136上的2个零点142帮助进一步补偿通带下垂。这2个零点源于IIR均衡滤波器20。
图6为利用图1中可编程数字滤波器10的移动收发机170的框图，该收发机170按本发明内容构成。收发机170从左到右包括天线150、双工器152、RF(射频)至IF(中频)混频电路174、Δ-∑模-数变换器(ADC)176、数字滤波器172和基带处理器/解调器24′。基带处理器/解调器24′的输出提供给发送部分180，后者的输出连接到双工器152。参考频率产生电路154连接到RF至IF混频电路174、Δ-∑ADC176、数字滤波器172和基带处理器/解调器24′，并对它们提供需要的参考频率。
数字滤波器172从左到右包括数字下变频和取样率降低电路184、增益步进电路186、可编程数字滤波器10和取样率变换电路182。
工作时，天线150用于天线电发送和接收。双工器152便于天线150进行接收和发送2种应用。天线150收到射频(RF)信号时，双工器152将接收信号引到RF至IF混频电路174，将RF信号变换成IF信号。本技术领域已公知RF至IF混频电路174的结构。
所得IF信号输入到Δ-∑ADC176，变换成数字信号，Δ-∑ADC176包含与1位数-模变换器(图中未示出)串联的Δ-∑调制器，其结构在本技术领域已公知。选择Δ-∑ADC176，使其具有高动态范围，以免将较高频率的IF信号变换成数字信号造成不良的失真。Δ-∑ADC176对数字滤波器172输出数据IF信号。
在数字滤波器172中，该数字IF信号由下变频和取样率降低电路184下变频为基带频率。下变频和取样率降低电路184还将数字IF信号分离为数字同相(I)信号和正交(Q)信号。在增益步进电路186调节所得数字I和Q基带信号的增益。增益步进电路连接到基带处理器/解调器78。
接着，可编程数字滤波器10使增益调节所得I和Q数字基带信号中的干扰台信号和其他非所需信号衰减。数字可编程滤波器10还设计成均衡数字滤波器172的组合相位响应，补偿通带下垂，并滤除增益调节所得I和Q数字基带信号中存在任何DC偏移。可编程数字滤波器10的功率节省设计帮助放宽收发机170的设计约束条件，使其便于实现。
从可编程数字滤波器10将滤波后的I和Q信号输出到取样率变换电路182。在取样率变换电路182中，将I和Q信号的取样率变换为码片速率，即CHIP×8，准备在基带处理器/解调器24′中进行去扩展和进一步的处理。取样率变换器182使数字滤波器172的输出速率与基带处理器/解调器24′的码片速率匹配。
基带处理器/解调器24′还从其存储器(见图1的26)(诸如寄存器)将可编程系数提供给可编程数字滤波器10。此外，基带处理器/解调器24′又输出诸如话音或其他信息等数据给发送部分180。发送部分180包括混频器、上变频器、滤波器等等(图中未示出)，本领域的普通技术人员可组建该部分。发送部分180使基带处理器/解调器24′的输出信号准备用于无线电发射。准备好的信号通过双工器152由天线150发射。
RF至IF混频器174需要参考频率产生电路154供给的IF时钟信号190。Δ-∑ADC176需要频率为FΔ∑的FΔ∑时钟信号192，该频率对应于Δ-∑ADC176输出信号的取样率。在本实施例中，FΔ∑对CDMA(码分多址)信号为60至80MHz。
参考频率产生电路154也提供FΔ∑时钟信号192。同样，该电路154也提供FΔ∑/6时钟信号156、FΔ∑/2时钟信号158和CHIP×8(码片速率)时钟信号160给取样率变换电路182。CHIP×8时钟信号160也提供给基带处理器/解调器24′。
本领域普通技术人员通过利用1个或多个直接数字合成器和/或锁相环以及如压控温度补偿晶体振荡器(VC-TCXO)等的频率参考源，可构建参考频率产生电路154。
收发机170通过功率节省数字滤波器172在数字域实现增益调节、混频和滤波等功能，取得体积规模和能量消耗方面的显著好处。此外，收发机170中有效消除通常模拟实现方法中固有的增益和相位失配的问题。
本领域已公知取样率变换电路182可用的取样率变换电路结构。然而，在较佳实施例中，按照美国专利申请序列号09/119073构建取样率变换电路182。该申请由Mathe本人在1998年7月10日提出，题目为“低功率取样率变换器”，并已转让给本发明受让人，按参考文件在此引入。
这样，已参照具体应用的具体实施例说明了本发明，具有本领域普通技术且对本说明内容有所入门的人员会认识到在本发明范围内另外的修改、应用和实施例。
因此，由所附权利要求书覆盖本发明范围内的全部这种应用、修改和实施例。
权利要求
1.一种可编程数字滤波器，其特征在于，包括用于接收输入信号的第1有限脉冲响应滤波器部分，所述第1有限脉冲响应滤波器部分具有第1传递函数；连接所述第1有限脉冲响应滤波器部分的无限脉冲响应滤波器部分，所述第1有限脉冲响应滤波器部分具有第2传递函数；连接所述无限脉冲响应滤波器部分的第2有限脉冲响应滤波器部分，用于响应所述可编程数字滤波器收到的所述输入信号并输出经过滤波的输出信号，所述第2有限脉冲响应滤波器部分具有第3传递函数；在所述第1、第2或第3传递函数中提供可编程系数的装置。
2.如权利要求1所述的发明，其特征在于，所述第1、第2和第3传递函数的系数为2的幂。
3.如权利要求1所述的发明，其特征在于，所述第1、第2和第3传递函数便于零点在单位圆上定位，所述零点分布在止带频率上，所述单位圆实轴上的附加零点补偿通带下垂，靠近通带边缘的极点则补偿通带下垂并且均衡滤波器相位响应。
4.如权利要求1所述的发明，其特征在于，所述第1传递函数具有第1可编程系数。
5.如权利要求4所述的发明，其特征在于，所述第2传递函数具有第2可编程系数。
6.如权利要求5所述的发明，其特征在于，所述第3传递函数具有第3可编程系数。
7.如权利要求6所述的发明，其特征在于，所述提供可编程系数的装置包括提供控制信号的控制装置。
8.如权利要求7所述的发明，其特征在于，所述提供可编程系数的装置包括用于响应所述控制信号，提供所述第1、第2和/或第3可编程系数的寄存器装置。
9.如权利要求7所述的发明，其特征在于，还包括对所述第1有限脉冲响应滤波器部分提供输入的高通滤波器部分。
10.如权利要求9所述的发明，其特征在于，还包括用于响应来自所述控制装置的旁路控制信号，有选择地将所述高通滤波器旁路的多路开关选择器。
11.如权利要求10所述的发明，其特征在于，所述控制装置包括用于响应所述输入信号中出现的偏置，产生所述旁路控制信号的处理器。
12.如权利要求7所述的发明，其特征在于，所述第1有限脉冲响应滤波器部分包括用于滤除所述输入信号中的通信干扰台信号的第1干扰台滤波器、第2干扰台滤波器和第3干扰台滤波器。
13.如权利要求12所述的发明，其特征在于，所述第1、第2或第3干扰台滤波器具有包含所述第1可编程系数的传递函数。
14.如权利要求12所述的发明，其特征在于，所述第1、第2或第3干扰台滤波器分别具有各自带所述第1可编程系数、第4可编程系数和第5可编程系数的第1、第2和第3干扰台滤波器传递函数。
15.如权利要求12所述的发明，其特征在于，所述有限脉冲响应滤波器部分还分别在所述第1、第2和第3干扰台滤波器的输出端包含第1截位电路、第2截位电路和第3截位电路。
16.如权利要求15所述的发明，其特征在于，所述第1、第2和第3截位电路包括从输入码字截去3个最高有效位和3个最低有效位的装置。
17.如权利要求16所述的发明，其特征在于，所述第1截位电路串联在所述第1干扰台滤波器的输出端上。
18.如权利要求16所述的发明，其特征在于，所述第2截位电路串联在所述第1干扰台滤波器与所述第2干扰台滤波器之间。
19.如权利要求16所述的发明，其特征在于，所述第3截位电路串联在所述第2干扰台滤波器与所述第3干扰台滤波器之间。
20.如权利要求16所述的发明，其特征在于，所述第1脉冲响应滤波器部分包括输出端连接所述第3干扰台滤波器且有选择地激活的高通滤波器。
21.如权利要求16所述的发明，其特征在于，所述第1干扰台滤波器的特性由以下传递函数表示16+b1z-1+16z-2式中z为z域的复变量，b1为所述第1系数。
22.如权利要求16所述的发明，其特征在于，所述第2干扰台滤波器的特性由以下传递函数表示8+b2z-1+8z-2式中z为z域的复变量，b2为所述第4系数。
23.如权利要求16所述的发明，其特征在于，所述第3干扰台滤波器的特性由以下传递函数表示4+b3z-1+4z-2式中z为z域的复变量b3为所述第5系数。
24.如权利要求6所述的发明，其特征在于，所述无限脉冲响应滤波器部分包括第1均衡滤波器和第2均衡滤波器。
25.如权利要求24所述的发明，其特征在于，所述第1均衡滤波器的输入连接所述第1有限脉冲响应滤波器部分的输出。
26.如权利要求24所述的发明，其特征在于，所述第1或第2均衡滤波器具有包含所述第2可编程系数的传递函数。
27.如权利要求24所述的发明，其特征在于，所述第1均衡滤波器的特性由以下传递函数表示64/(64+a11z-1+a12z-2)式中z为z域的复变量，a11为所述第2可编程系数，a12为第6可编程系数。
28.如权利要求24所述的发明，其特征在于，所述第2均衡滤波器有一输入端连接所述第1均衡滤波器的输出端，并且其特性由以下传递函数表示32/(32+a21z-1+16z-2)式中z为z域的复变量，a21为第7可编程系数。
29.如权利要求6所述的发明，其特征在于，所述第2有限脉冲响应滤波器部分由以下传递函数表示-8+b4z-1-8z-2式中z为z域的复变量，b4为所述第3可编程系数。
30.如权利要求6所述的发明，其特征在于，还包括去除所述输出信号中任何偏置并且调节所述输出信号的增益的偏置和增益校正电路。
31.如权利要求30所述的发明，其特征在于，所述偏置和增益校正电路包括从所述输出信号减去偏置并且对此作出响应而提供偏置补偿信号的减法器。
32.如权利要求31所述的发明，其特征在于，所述偏置和增益校正电路还包括在所述偏置补偿信号中从码字去除预定个数的最低有效位并且对此作出响应而提供校正信号的装置。
33.如权利要求32所述的发明，其特征在于，所述预定个数为6。
34.如权利要求32所述的发明，其特征在于，所述偏置和增益校正电路还包括将所述位校正信号乘以可编程因数并且对此作出响应而提供增益调节信号的乘法器。
35.如权利要求34所述的发明，其特征在于，所述偏置和增益校正电路还包括在所述增益调节信号中从码字去除第1预定个数的最低有效位和第2预定个数的最高有效位并且对此作出响应而提供可编程数字输出滤波器输出信号的装置。
36.如权利要求35所述的发明，其特征在于，所述第1预定个数为3，所述第2预定个数为4。
37.一种电信系统接收机，其特征在于，包括接收具有第1频率的无线电信号的天线；进行混频而使无线电信号成为中频信号的混频器；将所述中频信号变换为数字中频信号的Δ-∑模拟-数字变换器；将所述数字中频信号变换为数字基带信号的数字滤波器；对所述数字基带信号进行处理的基带处理器。
38.如权利要求37所述的发明，其特征在于，所述数字滤波器包括接收输入信号的第1有限脉冲响应滤波器部分，所述第1有限脉冲响应滤波器部分具有带有第1可编程系数的第1传递函数。
39.如权利要求38所述的发明，其特征在于，所述数字滤波器还包括连接所述第1有限脉冲响应滤波器部分的无限脉冲响应滤波器部分，所述第1有限脉冲响应滤波器部分具有带第2可编程系数的第2传递函数。
40.如权利要求39所述的发明，其特征在于，所述数字滤波器还包括连接所述无限脉冲响应滤波器部分以便对所述可编程数字滤波器收到的所述输入信号作出响应而输出滤波输出信号的第2有限脉冲响应滤波器部分，所述第2有限脉冲响应滤波器部分具有带第3可编程系数的第3传递函数。
41.如权利要求37所述的发明，其特征在于，所述基带处理器包括对所述数字基带信号进行解调和/或去扩展的装置。
42.如权利要求37所述的发明，其特征在于，所述数字滤波器包括排斥所述数字基带信号中的干扰台信号的装置。
43.如权利要求37所述的发明，其特征在于，所述数字滤波器包括取样率变换器。
44.如权利要求37所述的发明，其特征在于，所述数字滤波器包括消除所述数字基带信号中任何偏置的装置。
45.如权利要求37所述的发明，其特征在于，所述数字滤波器包括调节所述数字基带信号增益的装置。
46.一种收发机，其特征在于，包括接收具有第1频率的无线电信号的天线；进行混频而使无线电信号成为中频信号的混频器；将所述中频信号变换为数字中频信号的Δ-∑模拟-数字变换器；将所述数字中频信号变换为数字基带信号的数字滤波器；对所述数字基带信号进行处理的基带处理器；发送所述信号的发射机。
47.一种对数字信号进行滤波的方法，其特征在于，所述方法包括以下步骤通过具有第1传递函数的第1有限脉冲响应滤波器部分对所述数字信号进行运算，并对此作出响应，提供第1信号；通过无限脉冲响应滤波器部分对所述第1输出进行滤波，所述第1有限脉冲响应滤波器部分具有第2传递函数，并且响应该函数，提供第2信号；响应具有第3传递函数的第2有限脉冲响应滤波器部分收到的所述第2信号，输出经过滤波的输出信号；在所述第1、第2或第3传递函数中提供可编程系数。
全文摘要
一种适合用于电信系统收发机的低功率可编程数字滤波器(10)。该数字滤波器(10)包括具有第1传递函数并接收输入信号的第1有限脉冲响应滤波器部分。无限脉冲响应滤波器部分(18)连接第1有限脉冲响应滤波器部分,并具有第2传递函数。第2有限脉冲响应滤波器部分(22)连接无限脉冲响应滤波器部分,并响应可编程数字滤波器(10)收到的输入信号(28),输出经过滤波的输出信号。
文档编号H03H17/06GK1338149SQ99816159
公开日2002年2月27日 申请日期1999年12月14日 优先权日1998年12月14日
发明者L·马特 申请人:高通股份有限公司