专利名称：相位比较器及数字式相位同步电路的利记博彩app
技术领域：
本发明涉及一种在记录有数字数据的记录媒体中，再以重放与重放信号同步的时钟信号的数字式相位同步电路及用于该数字式相位同步电路的相位比较器。
背景技术：
光盘记录装置(CD-ROM、DVD-ROM、DVD-RAM)及磁记录重放装置(磁盘)等，在用以重放一记录于记录媒体的信号时，则必须有一可与该重放信号同步的时钟信号。相位同步电路意指，可用以重放同步的时钟信号，该同步电路可由记录媒体读出一含有数据的RF(高频)信号，由该RF信号生成用于数据重放的时钟信号。该相位同步电路，可用数字式相位同步电路，来代替以往的模拟式相位同步电路(PLLPhase Locked Loop电路；锁相环路)。
在图6中显示以往数字式相位同步电路一例。首先，从记录有数据的记录媒体读出含有数据的RF信号，并输入至波形均衡电路61，进行波形均衡，使之成为所期望特性。并将该波形均衡电路61的输出信号输入自动增益调整电路(AGC)62，进行增益调整，使之成为预定大小。然后，将已由AGC62进行增益调整的信号成分输入低通滤波器(LPF)63，使输入RF信号的频带上限限制成重放同步时钟信号频率的1/2以下。然后，使用重放同步时钟信号，由模拟/数字变换电路(ADC)64进行RF信号抽样，而变换成数字RF信号。在此，在ADC64中所使用的重放同步时钟信号CLK由后述压控振荡电路(VCO)68生成。
由ADC64抽样的数字变换信号输入数字相位比较器65，以后述方法数字式计算相对于基准相位的相位误差。接着，由数字相位比较器65所算出的相位误差信号用数字环路滤波器66滤波。然后，由数字/模拟变换电路(DAC)67变换成模拟信号，产生VCO控制信号。VC068根据DAC67输出的模拟VCO控制信号，振荡产生同步时钟信号CLK。该重放同步时钟信号CLK用作前述ADC64中的抽样信号。在此，具体说明可算出相位误差信号的数字相位比较器65的动作。数字相位比较器65，在RF信号的抽样点上，检测相位锁定时的过零点后，检测该过零点对应于RF信号的上升沿还是下降沿。然后，根据该检测结果，并利用RF信号的过零点的值，生成对应上升点或下降点的相位误差信号Perr。在上升沿点时，使用过零点值作为相位误差信号Perr。又，在下降沿点时，则将过零点的值乘上(-1)，用作相位误差信号Perr。
在此，作为检测过零点的方法，可举下列判断方法为例求夹持零电平的两抽样点与零电平的差信号的绝对值，将该绝对值少的抽样点判断为过零点。又，作为检测RF信号的上升沿点以及下降沿点的方法中，有一通过RF信号抽样点符号进行判断的方法，在符号由-(负号)向+(正号)变化的情况下，可判断为上升沿点，相反的，由+(正号)向-(负号)变化的情况下，则可判断为下降沿点。
例如，相对于具有如图2所示的重复周期T的重放同步时钟信号CLK，而输入具有约8T周期的RF信号的情况。图7(a)～(c)是显示ADC64中，重放同步时钟信号CLK的RF信号抽样点的波形图。图中A点表示RF信号上升沿的过零点，B点表示RF信号下降沿的过零点。在此，将A点、B点的RF信号值各设定成DT(tA)、DT(tB)。
(1)如图7a所示，在没有相位误差的状态下，因RF信号上升沿的过零点A点位于零电平上，故DT(tA)≈0，而A点的相位误差信号则为Perr(tA)≈0。又，同样的，RF信号下降沿的过零点B点为DT(tB)≈0，因此B点的相位误差信号也是Perr(tB)≈0。
(2)如图7b所示，重放同步时钟信号CLK相对于RF信号，其相位滞后时，RF信号上升沿的过零点A取负值DT(tA)，而RF信号下降沿的过零点B则取正值DT(tB)。此时，RF信号上升沿点即A点处的误差信号为Perr(tA)＝DT(tA)，而RF信号下降沿点即B点处的误差信号则为Perr(tB)＝-DT(tB)，A点与B点的相位误差信号的值相对于滞后相位，均取负值。
(3)如图7c所示，重放同步时钟信号CLK相对于RF信号，其相位为超前时，RF信号在上升沿时过零点A取正值DT(tA)，而RF信号在下降沿的过零点B则取负值DT(tB)。此时，RF信号在上升沿点即A点处的误差信号为Perr(tA)＝DT(tA)，而RF信号的下降沿点即B点处的误差信号则为Perr(tB)＝-DT(tB)，A点与B点相位误差信号的值相对于超前相位，均取正值。
通过上述动作，数字相位比较器65产生相位误差信号，根据该信号，使数字相位同步电路动作，可实现重放同步时钟信号CLK。
但是，如图8所示，在数字相位比较器65的输入信号相对于零电平具有DC偏移成分时，检测数字相位比较器65过零点时，会发生错误判断。该错误判断发生时，在其它稳定点上，如图9所示，相位同步，而相位误差不能反馈。如此，有不能正确施行相位控制的问题。
发明揭示本发明为了解决前述课题，其目的在于实现一种相位比较器及使用该相位比较器的数字相位同步电路，该相位比较器可消除RF信号中DC偏移的影响，并提高数字相位同步电路的导入特性。
为解决前述课题，本发明第1实施形态的一种相位比较器，在扫描记录有数字数据的存储媒体，由所述记录媒体所得到的RF信号产生重放数字数据的重放同步时钟信号时，将所述RF信号变换成数字RF信号，并检测所述数字RF信号的基准点与所述重放同步时钟信号的相位误差；该相位比较器包括延迟元件，设前述RF信号的最大频率为f，而所述重放同步时钟信号的重复周期为T(T≤1/(2f))时，该延迟元件使所述数字RF信号延时nT(n为整数)；减法器，从所述延迟元件所输出的数字RF信号D(t-nT)减去现在时刻的数字RF信号D(t)；判断电路，由现在时刻的数字RF信号D(t)及现在时刻t前后时刻的数字RF信号D(t±mT)(m为整数)，判定现在时刻的数字RF信号D(t)是处于上升沿点或下降沿点中何种状态；信号处理电路，由所述判定电路的判断结果及所述减法器的相减结果D(t-nT)-D(t)，检测所述重放同步时钟信号相对于输入RF信号，是处于超前相位或滞后相位中的哪一种状态，将该检测结果输出作为相位误差信号。
本发明第2实施形态的一种数字相位同步电路，用于扫描记录数字数据的记录媒体，由所述记录媒体所得到的RF信号产生用于重放数字数据的重放同步时钟信号；其构成包含有波形均衡电路，用于减小由所述记录媒体所得到的RF信号的波形失真；低通滤波器，将所述波形均衡电路输出信号的频滞限制于所述重放同步时钟信号的重复频率的1/2以下；DC控制电路，去除由所述低通滤波器输出的RF信号中所含的DC偏移成分；模拟/数字变换电路，将所述DC控制电路所输出的RF信号由所述重放同步时钟信号抽样，变换成数字RF信号；延迟元件，设所述RF信号的最大频率为f，而所述重放同步时钟信号的重复周期为T(T≤1/(2f))时，该延迟元件使所述数字RF信号延时nT(n为整数)；减法器，从所述延迟元件所输出的数字RF信号D(t-nT)减去现在时刻的数字RF信号D(t)；判定电路，由现在时刻的数字信号D(t)及现在时刻t前后时刻的数字RF信号D(t±mT)(m为整数)，判定现在时刻的数字RF信号D(t)处于上升沿点或下降沿点中何种状态；信号处理电路，由所述判定电路的判断结果及所述减法器的相减结果D(t-nT)-D(t)，检测所述重放同步时钟信号相对于输入RF信号，是处于超前相位或滞后相位中的哪一种状态，并将该检测结果输出作为相位误差信号；数字/模拟变换电路，将所述信号处理电路所输出的相位误差信号变换成模拟信号；压控振荡电路，振荡产生所述重放同步时钟信号，并向所述模拟/数字变换电路提供，该重放同步时钟信号频率对应于所述数字/模拟变换电路所变换的模拟相位误差信号。
附图概述
图1是本发明实施形态1的相位比较器的构成图；图2是表示RF信号与重放同步时钟信号关系一个例子的波形图；图3是本发明实施形态的相位比较器中，表示用以生成相位误差信号的点的RF信号；图4是本发明实施形态2的数字相位同步电路的构成图；图5是具有同步导入模式(VFO模式)的间歇重放数据的说明图；图6是包含以往相位比较器的数字相位同步电路的构成图；图7是在以往相位比较器中，表示生成相位误差信号的点的波形图；图8是相对于零电平具有DC偏移的RF信号的波形图；图9是在以往相位比较器中，表示具有DC偏移的RF信号稳定点的波形图。
实施本发明的最佳形态下文，说明本发明的实施例。首先，参照图1，说明本发明第1实施形态的相位比较器。图1是本实施形态的相位比较器的构成图。该相位比较器10输入由模拟/数字变换电路数字化的数字RF信号D(t)，而数字地计算相位误差信号Perr。相位比较器10的构成包含有延迟元件11、减法器12、判定电路13、信号处理电路14。
延迟元件11是设目前时刻为t，将前时刻t-nT(n为整数)时所输入的数字RF信号D(t-nT)延迟时间nT，而在时刻t输出数字RF信号D(t-nT)的元件。减法器12从延迟元件11输出的数字RF信号D(t-nT)减去目前时刻的数字RF信号D(t)。判定电路13由目前时刻的数字RF信号D(t)及目前时刻t前后时刻的数字RF信号D(t±mT)(m为整数)，判定现在时刻的数字RF信号D(t)是处于上升点或下降点中何种状态。信号处理电路14采用判定电路13的判定结果及减法器12的相减结果D(t-nT)-D(t)，检测重放同步时钟信号相对于输入数字RF信号D(t)，是处于超前相位或滞后相位中的哪一种状态，并将检测结果输出，作为相位误差信号Perr。
在已有技术方法中，用RF信号的过零点生成相位误差信号，但本实施形态的相位比较器10的特征则在于用RF信号波形的中间点生成相位误差信号。在此，假设输入一数字RF信号D(t)，该数字RF信号D(t)相对于具有图2所示的1T重复周期的重放同步时钟信号CLK，至少4T时间中只有一极大值或极小值，且将最大频率成分设定成f。又设定图6中LPF63的通带以满足该条件。在此，设延迟元件11的延迟时间为2T。延迟元件11的构成方法是用2个可由重放同步时钟信号CLK动作的D触发器。在用该数字RF信号的中间点的差信号，即用D(t-2T)-D(t)生成相位误差信号时，通过取RF波形下半部分的差信号乘上(一1)的值，可生成与延迟相位及超前相位相对应的相位误差信号。用图3说明生成该相位误差信号的方法。
图3(a)～(c)表示根据RF信号及重放同步时钟信号CLK的模拟/数字变换电路(相当于图6的ADC64)中RF信号抽样点的波形图。图中的A1点表示RF信号上半部分上升沿的中间点，A2点表示RF信号上半部分下降沿的中间点，而B1点则表示RF信号下半部分下降沿的中间点，B2点表示RF信号下半部分上升沿的中间点。这些抽样点的内容可由判定电路13加以判定。在此，将RF信号在A1、A2、B1、B2点的值各假设为DT(tA1)、DT(tA2)、DT(tB1)、DT(tB2)。
(1)在如图3a所示，没有相位误差的情况下，由减法器12从RF信号上半部分的A1点减去A2点时，该差信号则为DT(tA1)-DT(tA2)≈0。此时，信号处理电路14输出作为RF信号上半部分的相位误差信号Perr＝DT(tA1)-DT(tA2)≈0又，由减法器12将从RF信号下半部分的B1点减去B2点时，该差信号也为DT(tB1)-DT(tB2)≈0。此时，信号处理电路14输出作为RF信号下半部分的相位误差信号Perr＝{DT(tB1)-DT(tB2)}≈0(2)如图3b所示，重放同步时钟信号CLK相对于RF信号，其相位滞后时，由减法器12从RF信号上半部分的A1点减去A2点时，该差信号则为DT(tA1)-DT(tA2)＜0。此时，信号处理电路14输出作为RF信号上半部分的相位误差信号Perr＝DT(tA1)-DT(tA2)＜0又，由减法器12从RF信号下半部分的B1点减去B2点时，该差信号则成为DT(tB1)-DT(tB2)＞0。此时，信号处理电路14输出作为RF信号下半部分的相位误差信号Perr＝-{DT(tB1)-DT(tB2)}＜0从而，可生成相对于滞后相位均为负值的相位误差信号。
(3)如图3(c)所示，重放同步时钟信号CLK相对于RF信号，其相位超前时，由减法器12从RF信号上半部分的A1点减去A2点时，该差信号则为DT(tA1)-DT(tA2)＞0。此时，信号处理电路14输出作为RF信号上半部分的相位误差信号Perr＝DT(tA1)-DT(tA2)＞0又，由减法器12从RF信号下半部分的B1点减去B2点时，该差信号则为DT(tB1)-DT(tB2)＜0。此时，信号处理电路14输出作为RF信号下半部分的相位误差信号Perr＝-{DT(tB1)-DT(tB2)}＞0从而，可生成相对于超前相位均为正值的相位误差信号。
如前述，使相位比较器10动作时，可由RF信号的差信号生成相位误差信号，由此可将以往方法中成为问题的DC偏移消除，而生成消除DC偏移影响的相位误差信号。
本发明的第2形态是以第1形态的相位比较器用于光盘记录装置为例加以说明。图4是本发明实施形态2的数字式相位同步电路的构成图，该电路可用于光盘记录装置。如图所示，光盘记录装置的构成包含有作为记录媒体的光盘401、从光盘401重放数据的光拾取器402、由经光拾取器402读出的RF信号而将重放同步信号抽出的数字式相位同步电路400。
数字式相位同步电路400与图6所示同样，设置有波有均衡电路403、自动增益调整电路(AGC)404、低通滤波器(LPF)405、模拟/数字变换电路(ADC)407、数字相位比较器408、数字环路滤波器409、数字/模拟变换电路(DAC)410、压控振荡电路(VCO)411，这些单元与已有技术例子同样，故在此省略详细说明。在本实施形态的数字式相位同步电路400中除上述单元外，还增设用以去除LPF405输出信号的DC偏移的DC偏差除去电路406、检测ADC407输出信号中所包含的DC偏移成分的DC偏差检测电路412、将DC偏差检测电路412的输出信号转换成模拟信号而向DC偏差除去电路406提供的DAC413。在此，DC偏差除去电路406、DC偏差检测电路412及DAC413可作为一用以将RF信号中所含的DC偏移成分除去的DC控制电路。
从光盘401读出的RF信号中在扇区单位中含有具有如图5所示的同步引入样式(VFO样式)的间歇重放数据。示于图4的光盘记录装置用作DVD-RAM时，在高速扫描时也必须进行数据重放。重放速度依光盘401扇区单位而有所不同，因此可在VFO样式中记录同步导入信号。
在此，将光盘401中所记录的RF信号，用光拾取器402读出，使该信号输入至波形均衡电路403，并进行波形均衡，使之形成所期望特性。随后，将波形均衡电路403的输出信号输入至AGC404，进行增益调整，使形成所定的振幅。其次，使经AGC404施加增益调整的信号成分向LPF405输入，以限制RF信号的频带上限，使之为重放同步时钟信号重复频率的1/2以下。通过DC偏差除去电路406控制RF信号中DC偏移使之为最小。将该DC偏差除去电路406的输出信号，用重放同步时钟信号，由ADC407进行抽样，而转换成数字信号。在此，所使用的重放同步信号CLK用后述VC0411生成。
由ADC407抽样的数字变换信号输入本发明的数字相位比较器408。如前所述，可数字式计算相对于基准相位的相位误差。将所算出的相位误差信号Perr用数字环路滤波器409滤波，而转换成可使VC0411动作的范围内的VCO控制信号。该数字VCO控制信号可由DAC410变换成模拟VCO控制信号，再输入VC0411。VC0411产生具有与VCO控制信号的值对应的频率的重放同步时钟信号CLK。该重放同步时钟信号CLK可作为前述ADC407的抽样信号使用。
另一方面，DC偏差检测电路412可由ADC407抽样的数字变换数据，检测作为DC偏移的DC偏差成分。该DC偏差成分的检测通过平均8T以上抽样点的各值而进行。然后，生成与DC偏差除去电路406的DC控制电压相当的数字信号后，由DAC413变换成模拟信号。DC偏差除去电路406，根据DAC413输出的模拟DC控制信号的值控制RF信号的DC成分，进行RF信号的DC电平变换，使DC偏差变小。
在该实施形态的数字相位同步电路中，在用以往相位比较器时，若输入具有DC偏移的RF信号，则虚拟锁定施加在其它安定点上。因此，在DC控制电路中，如图5所示，在取除VFO样式的DC偏移后，使数字相位比较器408动作。在该场合，必须用以有限长度的VFO样式，而进行DC控制与相位同步两个动作，因此，不能取得充分的进行相位同步的时间。尤其是数字相位同步电路中，该数字相位同步电路与模拟相位同步电路相比，相位同步环路内的延迟时间长，而使相位可同步的频率捕获范围有变窄的倾向。
此外，根据本发明的相位比较器10或408，可消除DC偏移的影响，因此可同时进行VFO样式的DC控制与相位同步两个动作。从而，可将有限长度的VFO样式全部用于相位同步。因此，可比以往相位比较器更能充分确保用以进行相位同步的时间，提供数字相位同步电路的导入特性。产业上可利用性如上所述，根据本发明第1实施形态的相位比较器，可消除RF信号中DC偏移的影响，且确实输出相位误差信号。
又根据本发明第2实施形态的数字相位同步电路，可使用间断记录在记录媒体的同步导入样式并不受同步导入样式中的DC成分的影响，而高速生成一重放同步时钟信号。
如果在光盘记录装置中使用该数字相位同步电路，可在高速检索光盘光道时，也能使同步导入变得容易。由此，在可变速重放时，可使数据存取更加确实。
权利要求
1.一种相位比较器，在扫描记录数字数据的记录媒体，由所述记录媒体所得到的RF信号产生用于重放数字数据的重放同步时钟信号时，将所述RF信号变换成数字RF信号，并检测所述数字RF信号的基准点与所述重放同步时钟信号的相位误差；其特征在于，它包括延迟元件，设所述RF信号的最大频率为f，而所述重放同步时钟信号的重复周期为T(T≤1/(2f))时，该延迟元件使所述数字RF信号延时nT(n为整数)；减法器，从所述延迟元件输出的数字RF信号D(t-nT)减去现在时刻的数字RF信号D(t)；判定电路，由现在时刻的数字RF信号D(t)及现在时刻t前后时刻的数字RF信号D(t±mT)(m为整数)，判定现在时刻的数字RF信号D(t)处于上升沿点或下降沿点中何种状态；信号处理电路，由所述判定电路的判定结果及所述减法器的相减结果D(t-nT)-D(t)，检测所述重放同步时钟信号相对于输入RF信号，是处于超前相位或滞后相位中的哪一种状态，并将该检测结果输出作为相位误差信号。
2.一种数字相位同步电路，用于扫描记录数字数据的记录媒体，由所述记录媒体所得到的RF信号产生用于重放数字数据的重放同步时钟信号；其特征在于，它包括波形均衡电路，用于减小由所述记录媒体所得到的RF信号的波形失真；低通滤波器，将所述波形均衡电路输出信号的频带限制于所述重放同步时钟信号重复频率的1/2以下；DC控制电路，去除由所述低通滤波器输出的RF信号中所含的DC偏移成分；模拟/数字变换电路，将所述DC控制电路所输出的RF信号由所述重放同步时钟信号抽样，变换成数字RF信号；延迟元件，设所述RF信号的最大频率为f，而所述重放同步时钟信号的重复周期为T(T≤1/(2f))时，该延迟元件使所述RF信号延时nT(n为整数)；减法器，从所述延迟元件输出的数字RF信号D(t-nT)减去现在时刻的数字RF信号D(t)；判定电路，由现在时刻的数字RF信号D(t)及现在时刻t前后时刻的数字RF信号D(t±mT)(m为整数)，判定现在时刻的数字式RF信号D(t)处于上升沿点或下降沿点中何种状态；信号处理电路，由所述判定电路判定结果及所述减法器的相减结果D(t-nT)-D(t)，检测所述重放同步时钟信号相对于输入RF信号，是处于超前相位或滞后相位中的哪一种状态，并将该检测结果输出作为相位误差信号；数字/模拟变换电路，将所述信号处理电路所输出的相位误差信号变换成模拟信号；压控振荡电路，振荡产生所述重放同步时钟信号，并向所述模拟/数字变换电路提供，该重放同步时钟信号频率对应于所述数字/模拟变换电路所变换的模拟相位误差信号。
全文摘要
本发明涉及一种相位比较器及一数字相位同步电路。设输入RF信号的重放同步时钟信号的重复周期为T时,延迟元件(11)可将RF信号延时nT,由减法器(12)从延迟元件(11)所输出的RF信号D(t－nT)减去现在时刻的RF信号D(t)。判定电路(13)由RF信号D(t)及现在时刻t前后时刻的数字RF信号D(t±mT),判定现在时刻的RF信号D(t)是在上升沿点或下降沿点中何种状态。信号处理电路(14),由前述判定电路(13)的判断结果及所述减法器(12)的相减结果,检测重放同步时钟信号相对于输入RF信号,是处于超前相位或滞后相位中哪一种状态,并将检测结果输出作为相位误差信号。由此,可消除RF信号中DC偏移的影响,且提高数字相位同步电路的导入特性。
文档编号H03K5/26GK1277719SQ99801514
公开日2000年12月20日 申请日期1999年9月8日 优先权日1998年9月11日
发明者平塚隆繁 申请人:松下电器产业株式会社