专利名称：：反射码产生装置及方法
技术领域：
：本发明涉及一种反射码产生装置与方法，尤指一种可可扩充性的反射码产生装置与方法。由于反射码(GrayCode)为一种有次序的编码，即其相邻两码间仅有一个位元产生变化，具有容错功能，因而反射码常用以取代一般的数字码，例如二进制码等，而被广泛地应用于数字逻辑电路的设计中；亦即，格雷码之所以具有容错功能，其理由即在于反射码中其前一组位元码转换成下一组位元码时，仅于其中一个位元会产生转态，故将不致产生中间状态(暂态)的不正确位元码。反射码既为一种成熟的编码方式，因此产生编码的线路即相当容易地可以逻辑电路设计方式产生之，以下兹列举目前习知产生反射码的逻辑设计方法及电路，示例图以为说明之(一)1位元反射码的逻辑设计方法及电路实施示例图(如图1A所示的1位元反射码产生电路)真值表</tables>经化简后，可得致下列逻辑运算结果QN=Qp‾]]>于图1A中，触发器FF的时脉输入端(LCK)可输入一正缘(positiveedge)转态触发的时脉信号(CLOCK)，或可输入一负缘(negativeedge)转态触发的时脉信号；标示Qp为触发器FF输出端Q的现状(presentstate)，而标示QN触发反器FF输出端Q的次状态(nextstate)；另外，触发器FF的输入端标示为D，至于触发器FF的互补输出端则标示为Q。(二)2位元反射码的逻辑设计方法及电路实施例(如图B所示的2位元反射码产生电路)真值表经化简后，可得到下列逻辑运算结果(b)Q1N＝Q0pQ0N=Q1p‾]]>于图1B中所示的电路，是以图1A中所示的基本触发器以及依逻辑运算结果(b)所设计而成，亦即，其分别以触发器FF0、FF1所组成；至于标示Q0p＝Q1p，则分别为触发器FF0、FF1的输出端Q的现态(presentstate)状态，而Q0N与Q1N则为触发器FFO、FF1的输出端Q的次状态(nextstate)。(三)3位元反射码的逻辑设计方法及电路实施例图(如图1C所示的3位元反射码产生电路)真值表</tables>经化简后，可得下列逻辑运算结果(c)Q2N=Q2pQ0p+Q1pQ0p‾]]>Q1N=Q2p‾Q0p+Q1pQ0p‾]]>Q0N=Q2p‾Q1p‾+Q2pQ1p]]>于图1C中所示的电路，是以图1A所示的基本触发器以及逻辑运算结果(c)所设计而成，亦即，别以触发器FF0、FF1、FF2所组成；至于标示Q0p、Q1p与Q2p，则分别为触发器FF0、FF1、FF2的输出端Q的现状状态，而标示Q0N、Q1N与Q2N则为触发器FF0、FF1、FF2的出端Q的次状态。简言之，自前述1位元至3位元反射码的习知逻辑设计方法及电路实施例示例图中可得知，可以同样方式推论设计出4位元、5位元乃至于n位元反射码电路；显然，此种设计方式缺乏扩充性，亦即，任何位元的反射码电路于欲扩充时均需重新设计而无法以模组化的方式予以组合逐行扩充，如此结果，将造成设计的复杂度与高成本。本发明的主要目的在于提供一种具有可扩充性的反射码产生装置。本发明的次要目的在于提供一种具有可扩充性的反射码产生方法。本发明中，在基于分析各位元反射码的真值表后所归纳得出的一种扩充设计规则，以及因应该扩充设计规则所衍生设计出的基本反射码产生单元，使用者仅需藉由该等基本反射码产生单元，即可视其应用而搭配组合出所需位元数的基本反射码产生装置；至于该所归纳得出的扩充设计规则与装置，予以分析如下以前述专利说明书中所言及关于1位元至3位元反射码的真值表为例，可归纳出n位元反射码的变化特性(a)于反射码中，除最高位元的码是由0变化至1之外，其余低位元码的变化均为以“0110”的方式重覆变化；以及(b)1位元的反射码由0变化至1。举例而言，如2位元反射码的真值表首先，设若Q0p、Q1p位元变化时所需的时脉分别为clock0、clock1；自前述2位元反射码真值表观之，其中，Q0p的位元(低位元部分)变化码为；“0110”，而Q1p的位元(高位元部分)变化则为‘0011“，故如将Q0p位元变化所需时脉(clcok0)的频率除以1/2，则可作为Q1p位元变化所需时脉(clock1)的频率使用；设若Q0p所示的每次位元变化皆为1个clock，则其位元变化“0”→“1”→“1”→“0”即共需四个clock，此时，对于Q1p位元变化，台将位元“0”维持2个clock(即Q0p每次位元变化所需的clock数的2倍)后方变化为“1”，同时，再将位元“1”再行维持2个clock(即Q0p每次位元变化所需的clock数的2倍)，即显然地，Q1p的位元变化即将可视为由“0”→“0”→“1”→“1”所组成而达到真值表中所示之“0011”之要求，易言之，Q1p的位元变化可视为由维持2个clock位元“0”以及维持2个clock位元“1”所组成，亦即，Q1p位元变化所需时脉(clock1)的频率证实确为Q0p位元变化所需时脉(clock0)频率的1/2；于是，可形成2位元反射码。再如，3位元反射码的真值表为例，说明反射码的变化特性</tables>设Q0p、Q1p、Q2p位元变化时所需的时脉分别为clock0clock1、clock2；自前述3位元反射码直值表观之，由于Q0p、Q1p位元(最低与次低位元部分)变化确为以“0110”的方式重复，其中，Q1p位元变化所需时脉(clock1)的频率为Q0p位元变化所需时脉(clock0)频率的1/2；至于Q2p位元(最高位元部分)变化因其为“00001111”，故如再将Q1p位元变化所需时脉(clock1)的频率除以1/2，则将可作为Q2p位元变化所需时脉(clock)2)的频率使用；详言之，设若Q0p所示的每次位元变化皆为1个clock，则其位元变化“0”→“1”→“1”→“0”即需四个coock，于重复2次后当即共需8个clock，此时，对于Q1p位元变化，如将位元“0”、“1”、“1”、“0”皆各维持为2个clock(即Q0p每次位元变化所需的clock数的2倍)，则显然地，Q1p位元变化将可达到真值表中所示的“00111100”的要求；另外，对于Q2p位元变化，如将位元“0”维持4个clock(即Q0p每次位元变化所需的clock数的4倍)，则Q2p位元变化亦将可达到真值表中所示的“00001111”的要求，即，Q2p位元变化可视为由维持4个clock的位元“0”以及维持4个clock的位元“1”所组成；于是，可形成3位元反射码。简言之，对于0至n位元(即共计n+1位元)的反射码(QnpQn-1p、Qn-2p……Q2p、Q1p、Q0p)将可归纳得致下列特性(一)低位元部分Qn-1p、Qn-2p……Q2p、Q1p、Q0p，其位元变化方式皆为“0110”的方式重复，唯一的差别在于位元变化时所需时脉的变化频率；亦即Q0p＝“0110”并重复变化；其中，Q0p位元变化所需的时脉为clock0；Q1p＝“0110”，并重复变化；其中，Q1p位元变化所需时脉clock1的频率为将Q0p位元变化所需时脉clock0的频率除以1/2；Q2p＝“0110”，并重复变化；其中，Q2p位元变化所需时脉clock2的频率为将Q1p位元变化所需时脉clock1的频率除以1/2；............Qn-2p＝“0110”，并重复变化；其中，Qn-2p位元变化所需时脉clockn-2的频率系为将Qn-3p位元变化所需时脉clockn-3的频率除以1/2；Qn-1p=“0110”，并重复变化；其中，Qn-1p位元变化所需时脉clockn-1的频率为将Qn-2p位元变化所需时脉clockn-2的频率除以1/2；(二)最高位元Qnp，其以“01‘的方式变化，其位元变化所需时脉clockn的频率为将Qn-1p位元变化所需时脉clockn-1的频率除以1/2。于是，依据上述反射码产生规则，即可设计出单一反射码产生单元；其中，该单一反射码产生单元可包括下列部分一选择信号端，其用以输入一选择信号；一时脉信号输入端，其用以输入一时脉输入信号；一时脉信号输出端，其用以输出一时脉信号；以及一分频电路，其用以将时脉输出信号逐行分频后产生输出时脉信号；其中，时脉输出信号的频率为时脉输入信号的1/2倍；以及一具“0110”或“01”码产生电路，电连接于所述选择信号端与时脉信号输出端，所述码产生电路用于所述选择信号处于第一选择状态时，因应时脉输入信号的转态而产生输出“0110”码，或于选择信号处于第二选择状态时，产生输出“01”码，若于该选择信号处于第二选择状态时，产生输出“01”码；其中，第一选择状态为一高电位状态或一浮接电位状态，第二选择状态则为一低电位状态，或第一选择状态为一低电位状态，第二选择状态为一高电位状态或一浮接电位状态。具“0110”或“01”码产生电路中包括一序向逻辑电路，电连接于该时脉信号输入端，该序向逻辑电路用以因应该时脉输入信号的转态，以产生一第一及第二逻辑控制信号；以及一组合逻辑电路，电连接于该序向逻辑电路以及该选择信号端，该组合逻辑电路用以因应第一及第二逻辑控制信号且因应该选择信号处于第一或第二选择状态，以产生“0110”或“01”码。依据上述构思，所述序向逻辑电路包括一第一触发器，其具一第一信号输入端、一第一信号输出端与一第一触发时脉信号端，所述第一触发时脉信号端电连接于所述时脉信号输入端，且所述第一信号输出端用以输出所述第一逻辑控制信号；以及一第二触发器，其具一第二信号输入端、一第二信号输出端、一第二信号互补输出端与一第二触发时脉信号端，所述第二触发时脉信号端、所述第一信号输出端与该第二信号互补输出端分别电连接于时脉信号输入端、所述第二信号输入端与所述第一信号输入端，且第二信号输出端用以输出所述第二逻辑控制信号。依据上述构思，其中第一及第二触发器皆可为一D型触发器。依据上述构思，其中组合逻辑电路可将第一控制信号予以输出，并因应该选择信号处于该第一逻辑状态，以输出以以“0110”为一次变化周期的输出码或该组合逻辑电路可将该第一及第二逻辑控制信号逐行互斥或(XOR)运算，并因应该选择信号处于该第二选择状态，以输出以“01”为一次变化周期的输出码。进一步而论，于欲构成两位元(含)以上的反射码产生装置时，仅需将前一级反射码产生单元(即用以产生较低位元的反射码产生单元)的时脉信号输出端依序电连接于后一级反射码产生单元(即用以产生较高位元的反射码产生单元)的时脉信号输入端，同时，除最高位元的反射码产生单元的选择信号处于该第二选择状态，以使码产生电路产生输出“01”码之外，其余较低位元的反射码产生单元的选择信号皆处于该第一选择状态，以使码产生电路产生输出“0110”；藉由组合较低位元的反射码产生单元所产生的“0110”码以及最高位元的反射码产生单元所产生的“01”码，即可顺序完成两位元(含)以上的具可扩充性反射码产生装置。关于本发明的另一较佳实施，为可将上述单一反射码产生单元所需的时脉信号，改为以外部独立的时脉信号产生装置予以供应，亦即，舍去本案前述较佳实施中的分频电路与时脉信号输出端；也即该单一反射码产生单元可包括下列部份一选择信号端，其用以输入一选择信号；一时脉信号端，其用以输入一时脉信号；以及一具“0110”或“01”码产生电路，电连接于该选择信号端与该时脉信号端，该码产生电路用于该选择信号处于一第一选择状态时，因应该时脉信号的转态而产生输出“0110”码，或于该选择信号处于一第二选择状态时，产生输出“01”码；其中，该第一选择状态为一高电位状态或一浮接电位状态，且该第二选择状态则为一低电位状态，或该第一选择状态为一低电位状态，且该第二选择状态为一高电位状态或一浮接电位状态。当然，于欲构成两位元(含)以上的反射码产生装置时，后一级反射码产生单元(即用以产生较高位的反射码产生单元)所需的外部时脉信号的频率为前一级反射码产生单元(即用以产生较低位元的反射码产生单元)所需的外部输入的时脉信号频率的1/2部；同时，除最高位元的反射码产生单元的选择信号处于该第二选择状态，以使码产生电路产生输出“01”码之外，其余较低位元的反射码产生单元的选择信号皆处于该第一选择状态，以使码产生电路产生输出“0110”码；藉由组合较低位元的反射码产生单元所产生的0110码以及最高位元的反射码产生单元所产生的“01”码，即可顺序完成两位元(含)以上的具可扩充性反射码产生装置。本发明又一较佳实施例，设计出两种单一反射码产生单元，即一低位元与一高位元反射码产生单元；其中，该低位元与该高位元反射码产生单元皆包括一时脉信号输入端，其用以输入一时脉输入信号；一时脉信号输出端，其用以输出一时脉输出信号；以及一分频电路，其用以将该时脉输入信号逐行一分频后产生输出该时脉输出信号；其中，该时脉输出信号的频率为时脉输入信号的1/2倍；但差别在于，该低位元反射码产生单元包含的码产生电路仅用以产生输出“0110”码，而该高位元反射码产生单元所包含的码产生电路则用以产生输出“01”码。当然，于欲构成两位元(含)以上的反射码产生装置时，关于反射码中低位元部分皆采用该低位元反射码产生单元，而反射码中最高位元部分则采用该高位元反射码产生单元；之后，再将前一级反射码产生单元(即用以产生较低位元的反射码产生单元)的时脉信号输出端依序电连接于后一级反射码产生单元(即用以产生较高位元的反射码闻生单元)的时脉信号输入端，如此一来，各该反射码产生单元的码产生电路即可因应其本身的时脉输入信号的转态而产生输出“0110”码或“01”码；藉由组合较低位元的反射码产生单元所产生的“0110’码以及最高位元的反射码产生单元所产生的“01”码，即可顺序完成两位元(含)以上的具可扩充性反射码产生装置。本发明的再一较佳实施，其设计出两种单一反射码产生单元，即一低位元与一高位元反射码产生单元，同时，该低位元与该高位元反射码产生单元中所需的时脉信号，皆改为以外部独立的时脉信号产生装置予以供应，亦即，舍去本案前述又一较佳实施例中的分频电路与该时脉信号输出端；其中，该低位元与该高位元反射码产生单元皆包含一时脉信号端；另外，该低位元反射码产生单元所包含的码产生电路仅用以产生输出“0110”码，而该高位元反射码产生单元所包含的码产生电路则仅用以产生输出“01”码。于欲构成两位元(含)以上的反射码产生装置时，关于反射码中低位元部分皆采用该低全元反射码产生单元，而反射码中最高位元部分则采用该高位元反射码产生单元；同时，后一极反射码产生单元(即用以产生较高位元的反射码产生单元)所需的时脉信号的频率为前一级反射码产生单元(即用以产生较低位元的反射产生单元)所需的时脉信号频率的1/2倍，如此一来，各反射码产生单元的码产生电路即可因应其各自外部所输入的时脉信号的转态而产生输出“01的转态而产生输出“0110”码或“01”码；藉由组合较低位元的反射码产生单元所产生的“0110”码以及最高位元的反射码产生单元所产生的“01”码，即可顺序完成两位元(含)以上的具可扩充性反射码产生装置。本发明藉由下列附图与实施例详细说明如下图1A-C分别为习知1位元-3位元反射码产生电路的示例图；图2A-C分别为本发明所示单一反射码产生电路的较佳实施例的序向逻辑电路，组合逻辑电路以及分频电路示意图；图3为本发明较佳实施例的电路示意图。图4为以图3所示的本发明较佳实施例完成两位元反射码产生装置的电路图；图5为以图3所示的本案较佳实施例完成三位元反射码产生装置的电路图；图6为以图3所示的本发明较佳实施完成K位元反射码产生装置的电路图；图7为本发明以仅可产生“0110”位元码的单一反射码产生单元以及仅可产生“01”位元码的单一反射码产生单元合并组合完成K位元反射码产生装置的电路图。为进一步说明前述本发明概念中单一反射码产生单元的可实施性，现以图2A-C所示的较佳实施例予以说明如下首先，于本发明图2A、C中所使用的触发器(Flip-Flop，FF)FF0、FF1、FFS的时脉输入端(CLK)皆可输入一正缘(positiveedge)转态触发的时脉信号(CLOCK)，或可输入一负缘(negativeedge)转态触发的时脉信号；标志X0p、X1p的分别为触发器FF0、FF1输出端Q的现状态，而标示X0N、X1N的分别为触发器FF0、FF1、FFS的互补输出端则标志Q。再则，关于图2A-C所示电路的逻辑设计原理为；(一)设本发明较佳实施例中单一反射码产生单元的一选择信号端SELECT，其上的选择信号为处于一高电位状态或一浮接电位状态(以SEL表示之)时，该单一反射码产生单元应产生输出Y1＝“01”码，故逻辑设计的真值表应为如下所示</tables>经化简后，可得下列逻辑运算结果(a)X1N＝X0pX0N=X1p‾]]>Y1=X1p‾X0p+X1pX0p‾]]>(二)设本发明较佳实施例中单一反射码产生单元的选择信号端SELECT，其上的选择信号为处于一低电位状态(以SEL表示之)时，该单一反射码产生单元则应改为产生输出Y2＝“0110”码，故逻辑设计的真值表应为如下所示</tables>经化简后，可得致下列逻辑运算结果(b)；X1N＝X0pX0N=X1p‾]]>Y2＝X0p(三)图2A、B所示电路的设计原理为(1)序向逻辑电路部分；于图2A中所示的电路，为以前述的触发器FF0、FF1以及依逻辑运算结果(a)、(b)中关于X1N、X0N示的逻辑运算结果所设计而成；(2)组合逻辑电路部分于图2B中所示的电路，是以依逻辑运算结果(a)、(b)中关于Y1、Y2所示的逻辑运算结果，加上以“OR”逻辑运算方式将两者合而为一所设计而成；其中，于图2B中包括使用一个或门(XORgate)G1、两个与门(ANDgate)G2、G3、一个或门(ORgate)G4及一个门反相器(INVERTORgate)G5；当然，其中标示Y为或门G4的输出端。(四)至于图2C中所示的电路，因其为一分频电路(除以2)，故图中所示的触发器FFS，即用以将自时脉输入端(CLK)所输入的时脉信号CLOCK予以分频为CLOCK/2后并自触发器FFS的输出端Q输出。如将图2A-C所示的电路配合一电阻R而予以整合为一体，并以集成电路IC的方式设计，则将成为如图3所示；其中，该单一反射码产生单元G1，可包括一电源信号端VCC、一接地端GND、一时脉输入端CLKI、一时脉输出端CLKO、一选择信号端SELECT以及一码输出端OUT。当然，欲利用图3所示的该单一反射码产生单元G1而组合出两位元的反射产生装置的作法，其组合方式即是利用两个单一反射码产生单元G1，并搭配一信号反相装置I，可组合成图4所示的两位元的反射码产生装置G2；其中，两位元的反射码产生装置G2可包括一电源信号端VCC2、一接地端GND2、一时脉输入端CLKI2、一选择信号端SELECT2、一低位元反射码输出端Bit1以及一高位元反射码输出端Bit2；当然，该信号反相装置I所产生的反相选择信号仅供产生高位元反射码的反射码产生单元使用。再则，欲利用图3所示的单一反射码产生单元G1而组合出三位元的反射码产生装置的作法，其组合方式即利用三个单一反射码产生单元G1，并搭配一信号反相装置I，可组合成图5所示的三位元的反射码产生装置G3；其中，三位元的反射码产生装置G3可包括一电源信号端VCC3、一接地端GND3、一时脉输入端CLKI3、一选择信号端SELECT3、一最低位元反射码输出端Bit1、一次低位元反射码输出端Bit2以及一最高位元反射码输出端Bit3；该信号反相装置1所产生的反相选择信号仅供产生最高位元反射码的反射码产生单元使用。同理可推，欲利用图3所示的单一反射码产生单元G1而组合出K位元的反射码产生装置的作法，其组合方式即利用K个单一反射码产一单元G1，并搭配一信号反相装置I，可组合成图6所示的K位元的反射码产生装置GK；其中，该K位元的反射码产生装置GK可包括一电源信号端VCCK、一接地端GNDK、一时脉输入端CLKIK、一选择信号端SELECTK、一最低位元反射码输出端Bit1、一次低位元反射码输出端Bit2……、次高位元反射码输出端Bitk-1以及一最高位元反射码输出端Bitk；该信号反相装置I所产生的反相选择信号仅供产生最高位元反射码的反射码产生单元使用。其中，第1至第K-1位元反射码产生单元所产生的反射码是以“0110”的方式配合各自输入时脉的转态，即可产生第1至第K-1位元反射码；而第K位元反射码产生单元所产生的反射码以“01”的方式配合其所输入时脉的转态所予以完成；且于该K级反射码产生单元中，后一级反射码产生单元(即用以产生较高位元的反射码产生单元)的时脉信号的频率为前一级反射码产生单元(即用以产生较低位元反射码产生单元)的时脉信号频率的1/2。关于本发明的另一较佳作法，请参阅图7，其为以仅可产生“0110”位元码的单一反射码产生单元以及仅可产生“01”位元码的单一反射码产生单元，予以合并组合完成的K位元反射码产生装置的电路图；于图7中，标示GL为仅可产生“0110”位元码的单一反射码产生单元，其用产生输出K位元码的反射码中第一至第K-1位元码；而标示GL则为仅可产生“01”位元码的单一反射码产生单元，其用产生输出K位元码的反射码中第K位元码。如图7所示，藉由K-1个单一反射码产生单元GL与一个单一反射码产生单元GH，即可组合成K位元的反射码产生装置GK；其中，该K位元的反射码产生装置GK′可包括一电源信号端VCCK′、一接地端GNDK′、一时脉输入端CLKIK′、一最低位元反射码输出端Bit1一次低位元格畦码输出端Bit2′…次高位元反射码输出端Bitk-1′以及一最高位元反射码输出端Bitk′。图7与图6所示电路的差异所在，即于图7中所使用的单一反射码产生单元GL、GH，与图6中所使用的单一反射码产生单元G1(请配合参阅图3所示)有所不同；由于单一反射码产生单元GL、GH仅能分别用以输出“0110”与“01”位元码，所以，与单一反射码产生单元G1相比较可节省图3中所示的选择信号端SELECT与部分组合逻辑电路(即于该单一反射码产生单元GL的一码输出端OUTL处仅输出如图2B中所示的Y2逻辑运算结果，而于该单一反射码产生单元GH的一码输出端OUTH处则仅输出如图2B中所示的Y1逻辑运算结果)，降低成本；且，于组成两位元(含)以上的反射码时，更可免除使用如图6中所示的信号反相装置I。本发明具有如下效果综上所述，通过本发明所设计的单一位元反射码产生方法与单元即可轻易地达到扩充产生具任意位元的反射码的目的，因此，本发明具有产业价上的实用性。权利要求1.一种反射码产生装置，其特征在于，包括一选择信号端，用以输入一选择信号；一时脉信号端，用以输入一时脉信号；一码产生电路，电连接于所述选择信号端与时脉信号端，所述码产生电路用于使选择信号于一第一选择状态时，因应时脉信号的转态而产生输出一第一输出码，且于选择信号处于一第二选择状态时，因应经分频时脉信号后所产生的一分频时脉信号的转态，而输出一第二输出码，以使第一输出码与第二输出码组合成一反射码；其中所述时脉信号的时脉频率至少为所述分频时脉信号频率的2倍。2.根据权利要求1所述的反射码产生装置，其特征在于，所述第一选择状态为一高电位状态，所述第二选择状态为一低电位状态。3.根据权利要求1所述的反射码产生装置，其特征在于，所述第一选择状态为一低电位状态，所述第二选择状态为一高电位状态。4.根据权利要求1所述的反射码产生装置，其特征在于，所述第一选择状态为一低电位状态，第二选择状态为一高电位状态或一浮接电位状态。5.根据权利要求1所述的反射产生装置，其特征在于，所述时脉信号或分频时脉信号的转态为一由一低电位状态转为一高电位状态的正缘转态。6.根据权利要求1所述的反射码产一装置，其特征在于，所述时脉信号或分频时脉信号的转态为由一高压位状态转为一低电位状态的负缘转态。7.根据权利要求1所述的反射码产生装置，其特征在于，所述码产生电路包括数个第一位元码产生装置，以产生数个第一输出码以及第二输出码，所述数个第一个位元码产生装置包括一位元时脉信号输入端，其用以输入一位元时脉信号；一位元时脉信号输出端，用以输出一位元时脉信号；一序向逻辑电路，电连接于所述位元时脉信号输入端，其用以因应所述位元时脉输入信号的转态，以产生第一及第二逻辑控制信号；一组合逻辑电路，电连接于所述序向逻辑电路以及选择信号端，组合逻辑电路用以因应第一及第二逻辑控制信号且因应所述选择信号处于第一或第二选择状态，以产生数个第一输出码或第二输出码中的任一个；以及一分频电路，电连接于所述位元时脉信号输入端与位元时脉信号输出端，所述分频电路用以将所述位元时脉输入信号除以2，以输出位元时脉信号。8.根据权利要求7所述的反射码产生装置，其特征在于，所述数个第一位元码产生电路中前一个位元码产生电路的位元时脉信号输出端以串接方式连接于所述数个第一位元码产生电路中后一个位元码产生电路的位元时脉信号输入端。9.根据权利要求8所述的反射码产生装置，其特征在于，所述数个第一位元码产生电路中最前一个位元码产生电路的位元时脉信号输入端电连接于所述时脉信号端。10.根据权利要求7所述的反射码产生装置，其特征在于，还包括一信号反相装置，电连接于所述选择信号端，信号反相装置用于将处于第一选择状态的选择信号，逐行反相后转换成第二选择状态。11.根据权利要求10所述的反射码产生装置，其特征在于，所述信号反相装置为一反相器。12.根据权利要求10所述的反射码产生装置，其特征在于，除所述数个第一位元码产生电路中最后一个位元码产生电路之外，其余数个第二位元码产生电路皆电连接于所述选择信号端，以使数个第二位元码产生电路可因应处于第一选择状态的选择信号，而输出数个第一输出码。13.根据权利要求12所述的反射码产生装置，其特征在于，所述数个第一位元码产生电路中最后一个位元码产生电路电连接于所述信号反相装置，以使最后一个位元码产生电路因应处于所述第二选择状态的选择信号，而输出第二输出码。14.根据权利要求7所述的反射码产生装置，其特征在于，所述序向逻辑电路包括一第一触发器，具有一第一信号输入端、一第一信号输出端与一第一触发时脉信号端，第一触发时脉信号端电连接于所述位元时脉信号输入端，第一信号输出端用以输出所述第一逻辑控制信号；以及一第二触发器，具有一第二信号输入端、一第二信号输出端、一第二信号互补输出端与一第二触发时脉信号端，第二触发时脉信号端、第一信号输出端与第二信号互补输出端分别电连接于所述位元时脉信号输入端、第二信号输入端与第一信号输入端，该第二信号输出端用以输出的述第二逻辑控制信号。15.根据权利要求14所述的反射码产生装置，其特征在于，所述第一及第二触发器为一D型触发器。16.根据权利要求14所述的反射码产生装置，其特征在于，所述组合逻辑电路可将所述第一控制信号予以输出，并因应所述选择信号处于所述第一选择状态，以产生以“0110”为一次变化周期的数个第二及第一输出码中任一个或组合逻辑电路可将所述第一及第二逻辑控制信号逐行互斥或运算，并因应所述选择信号处于所述第二选择状态，以输出以“01”为一次变化周期的第二输出码。17.一种反射码产生装置，其特征在于，包括一第一时脉信号端，其用以输入一第一时脉信号；一第二时脉信号端，其用以输入一第二时脉信号；其中，所述第一时脉信号的时脉频率至少为第二时脉信号频率的2倍。一第一位元码产生装置，电连接于第一时脉信号端，第一位元码产生装置可于该第一时脉信号产生转态时，输出一第一输出码；一第二位元码产生装置，电连接于第二时脉信号端，第二位元码产生装置于第二时脉信号产生转态时，输出一第二输出码，以使所述第一输出码与第二输出码组合成反射码输出。18.根据权利要求17所述的反射码产生装置，其特征在于，所述第一位元码产生电路包括数个位元码产生电路，以输出数个第一输出码。19.根据权利要求18所述的反射码产生装置，其特征在于，所述第一时脉信号端为数个时脉信号端，其用以输入数个时脉信号；其中，数个时脉信号中前一个时脉信号的时脉频率为后一个时脉信号频率的2倍。20.根据权利要求19所述的反射码产生装置，其特征在于，所述数个时脉信号中最后一个时脉信号的时脉频率为所述第二时脉信号频率的2倍。21.一种可扩充性k位元反射码产生装置，其特征在于，其中k为正整数，包括(k-1)级低位元码产生器，分别对应产生k位元反射码的第一个至第(k-1)个位元码，各低位元码产生器包括一低位元码输出端及一低位元时脉信号输入端，用以供输入一低位元时脉信号，其中各该低位元码产生器所使用的该低位元时脉信号频率为前一级低位元码产生器所使用的低位元时脉信号频率的二分之一；各该(k-1)级低位元码产生器因应于其所输入的各低位元时脉信号的转态，于各低位元码输出端以一第一方式产生各对应的低位元码；一高位元码产生器，用以产生k位元反射码的第k个位元码，其包括一高位元码输出端，以及一高位元时脉信号输入端，用以供输入一高位元时脉信号，其中所述高位元时脉信号的频率为第(k-1)级低位元码产生器所使用的低位元时脉信号频率的二分之一；所述高位元码产生器因应于高位元时脉信号的转态，以一第二方式于高位元码输出端产生第k个位元码。22.根据权利要求21所述的反射码产生装置，其特征在于，所述第一方式为以“0110”的顺序，因应于低位元时脉信号的转态而循环变化。23.根据权利要求21所述的反射码产生装置，其特征在于，所述第二方式为以“01”顺序，因应于所述高位元时脉信号的转态而循环变化。24.根据权利要求21所述的反射码产生装置，其特征在于，所述高位元时脉信号与低位元时脉信号同步。25.一种可扩充性反射码产生单元，其特征在于，包含一时脉信号输入端，用以供输入一时脉信号；一选择信号输入端，用以供输入一选择信号；一位元码输出端；一位元码产生电路，在时脉信号转态时，因应于选择信号的控制，当该选择信号为一第一状态时，以一第一方式于该位元码输出端输出位元码，当该选择信号为一第二状态时，以一第二方式于该位元码输出端输出位元码；该可扩充性反射码产生单元，用以供与(k-1)个可扩充性反射码产生单元以下述方式，组合为一k位元反射码产生单元，其中k为正整数选择k个可扩充性反射码产生单元之一，以其于所述位元码输出端的输出为反射码第k个位元码，藉由控制其所使用的所述选择信号于第二状态，于其使用的时脉信号转态时，于所述位元码输出端与第二方式产生位元码；其余的(k-1)个可扩充性反射码产生单元于各该位元码输出端的输出则作为反射码的第1位元码至第(k-1)位元码，藉由控制(k-1)个可扩充性反射码产生单元所使用的选择信号于第一状态，藉以于其使用的各时脉信号转态时，于各位元码输出端与该第一方式产生位元码；设2≤i≤k，i为正整数，则用以产生第i位元码的可扩充性反射码产生单元所使用的时脉信号频率为产生第(i-1)位元码的可扩充性反射码产生单元所使用的时脉信号频率的二分之一倍。26.根据权利要求25所述的可扩充性反射码产生单元，其特征在于，所述第一方式为以“0110”的顺序，因应于时脉信号的转态而循环变化。27.根据权利要求25所述的可扩充性反射码产生单元，其特征在于，所述第二方式为“01”的顺序，因应于时脉信号的转态而循环变化。28.根据权利要求25所述的可扩充性反射码产生单元，其特征在于，所述反射的码第K个位元码的时脉信号与反射码的第1位元码至第(K-1)位元码的各时脉信号同步。29.一种反射码产生方法，其特征在于，其步骤包括(a)提供一选择信号与一时脉信号；(b)分频所述时脉信号；其中，所述时脉信号的时脉频率至少为所述分频时脉信号的2倍；以及(c)因应所述第一选择信号处于一第一选择状态与时脉信号的转态，以产生输出一第一输出码，且因应所述选择信号处于一第二选择状态与所述分频时脉信号的转态，以产生输出一第二输出码，以使第一输出码与第二输出码组合成一反射码输出。30.根据权利要求29所述的反射码产生方法，其特征在于，所述步骤(c)中第一选择状态为高电位状态或一浮接电位状态，所述第二选择状态为低电电状态。31.根据权利要求29所述的反射码产生方法，其特征在于，所述步骤(c)中第一选择状态为一低电位状态，且第二选择状态为一高电位状态或一浮接电位状态。32.根据权利要求29所述的反射码产生方法，其特征在于，所述步骤(c)中第一输出码为以“0110”为一次变化周期的输出码，所述第二输出码为以“01”为一次变化周期的输出码。33.根据权利要求29所述的反射码产生方法，其特征在于，所述步骤(c)中第一输出码为以“01”为一次变化周期的输出码，所述第二输出码为以“0110”为一次变化周期的输出码。34.根据权利要求29所述的反射码产生方法，其特征在于，所述步骤(c)中所述时脉信号或分频时脉信号的转态由一低电位状态转为一高电位状态的正缘转态。35.根据权利29所述的反射码产生方法，其特征在于，所述步骤(c)中所述时脉信号或分频时脉信号的转态由一高电位状态转为一低电位状态的负缘转态。36.根据权利要求29所述的反射码产生方法，其特征在于，所述步骤(b)中所述时脉信号为数个时脉信号；其中，所述数个时脉信号中前一个时脉信号的时脉频率为数个时脉信号中后一个时脉信号频率的2倍。37.根据权利要求36所述的反射码产生方法，其特征在于，所述数个时脉信号中最后一个时脉信号的时脉频率为分频时脉信号频率的2倍。38.根据权利要求36所述的反射码产生方法，其特征在于，所述步骤(c)中依序因应所述数个时脉信号的转态与选择信号处于所述第一选择状态，以依序输出该数个第一输出码，且因应分频时脉信号的转态与选择信号处于第二选择状态，以输出第二输出码，以使所述第一数个第一输出码与所述第二输出码组合成格雷码输出。39.一种反射码产生方法，其特征在于，其步骤包括a)提供一第一及第二时脉信号；其中，第一时脉信号的时脉频率至少为第二时脉信号频率的2倍；以及b)因应所述第一及第二时脉信号的转态，以分别输出一第一及第二输出码，所述第一输出码与第二输出码组合成一反射码输出。40.根据权利要求39所述的反射码产生方法，其特征在于，所述步骤(a)中第一时脉信号为数个时脉信号；其中，数个时脉信号中前一个时脉信号的时脉频率为数个时脉信号中后一个时脉信号的2倍，数个时脉信号中最后一具时脉信号的时脉频率为所述第二时脉信号的2倍。41.一种K位元反射码产生方法，其特征在于，其中K为正整数，该方法包括以下步骤a)提供第一时脉信号至第K时脉信号等K个时脉信号，设2≤i≤K，i为正整数，其中，第i时脉信号的频率为第(i-1)时脉信号频率的二分之一；b)分别对应于第一时脉信号至第K时信号，分别提供第一位元码至第K位元码等K个位元码；其中，分别因应于其个别对应的时脉信号的转态，第一位元码至第(K-1)位元码分别以一第一方式变化，因应于第K个时脉信号的转态，第K位元码以一第二方式变化；以及c)组合第1位元码至第K位元码，而产生一以第一时脉信号频率变动的K位元反射码。42.根据权利要求41所述的K位元反射码产生方法，其特征在于，所述第一方式为以“0110”的顺序，因应于时脉信号的转态而循环变化。43.根据权利要求41所述的K位元反射码产生方法，其特征在于，所述第二方式为以“01”的顺序，因应于时脉信号的转态而循环变化。44.根据权利权利41所述的K位元反射码产生方法，其特征在于，所述第K位元码时脉信号与第1至第(k-1)位元码的各时脉信号同步。全文摘要一种反射码产生装置,包括:一选择信号端、一时脉信号端、一码产生电路,电连接于选择信号端与时脉信号端,码产生电路用于使选择信号于第一选择状态时,因应时脉信号的转态而输出一第一输出码,且于选择信号处于第二选择状态时,输出一第二输出码,以使第一输出码与第二输出码组合成一反射码;其中时脉信号的时脉频率至少为分频时脉信号的2倍。一种反射码产生方法,其步骤包括:提供一选择时脉信号;分频该时脉信号;产生第一输出码及第二输出码,并将它们组合成反射码。文档编号H03K19/00GK1186382SQ9611391公开日1998年7月1日申请日期1996年12月26日优先权日1996年12月26日发明者张耀宗申请人:宏碁电脑股份有限公司