专利名称:一种全差分BiCMOS比较器的利记博彩app
技术领域：
本发明涉及一种可用于A/D转换器中的比较器电路，特别是一种全差分BiCMOS比较器。
背景技术：
中国专利公开号CN 200510025424，
公开日是2005年10月5日，名称为“比较器与模数转换器”中公开了一种通过采样(Sampling)、放大(Amplify)、再生(Regenarate)、比较(Compare)实现比较器功能的比较器(简称SARC比较器)，用于模数转换器，该比较器通过两对开关和反相器分别实现采样输入信号和采样参考信号，并对采样差动信号实现放大、再生和锁存比较的功能，获得较高的比较精度和比较速度。这种比较采用是CMOS工艺，虽然具有较好的精度和速度，但其不足之处是在相同的比较器精度下，与采用BiCMOS工艺的比较器相比速度低。
发明内容本发明的技术解决问题克服现有技术的不足，提供一种低功耗、高速的全差分BiCMOS比较器，采用了BiCMOS工艺技术，将双极工艺的高速度和CMOS工艺的低功耗结合起来，消除了双极工艺比较器中采用的前置放大器，在不牺牲电路速度的情况下，减小了电路的功耗，提高了速度。
本发明的技术解决方案一种全差分BiCMOS比较器包括再生输入级、缓冲级电路、锁存电路和输出驱动电路，其中再生输入级包括MOS开关、带采样电容的双极放大电路以及MOS可控尾电流三部分，锁存电路包括电流开关锁存和源极跟随器；输入信号通过MOS开关进入带采样电容的双极放大电路，该MOS开关在电路采样阶段打开，再生放大阶段关断，来控制输入信号是否进入带采样电容的双极放大器，输入信号进入带采样电容的双极放大器中对输入信号进行放大，带采样电容的双极放大器的尾电流源采用的是MOS可控尾电流源，可控尾电流源控制尾电流源与带采样电容的放大器的连接和断开，从而减小不必要的功耗损失，减小电路总功耗，随后经过放大的信号进入缓冲级电路，通过缓冲级电路提高带负载能力，缓冲级电路输出的信号送入电流锁存电路中，电流开关锁存电路对信号进行再次的锁存放大后经过源极跟随器将信号输出到驱动电路，通过驱动电路将转换为ECL电平输出。
所述的MOS控制开关由两个NMOS管M1和M2并接，通过一个时钟控制通断。
所述的带采样电容的双极放大电路包括采样电容C1～C4、晶体管Q1～Q2、电阻R3以及PMOS管M3、M4和M8，晶体管Q1和Q2的集电极分别连接在PMOS管M3和M4的漏极，M3和M4的源极相连接于电源上，栅极相连构成恒流源，给晶体管Q1和Q2提供集电极电流，其中PMOS管M8跨接在Q1和Q2的集电极之间，并且通过电阻R3连接在PMOS管M3和M4的栅极上；电容C3和C4分别将Q1的基极和Q2的集电极以及Q2的基极和Q1的集电极连接在一起，一起构成双极放大器的反馈电容，晶体管Q1和Q2的基极分别与电容C1和C2相连，而C1和C2的另一端与电源相连。
所述的MOS可控尾电流源包括MOS管M5～M7、M13、M14及连接在NMOS管M7的栅极和漏极之间的电容C5，晶体管Q1和Q2的射极相连与PMOS管M5连接，同时PMOS管M5的漏极与NMOS管M7相连，M7的源极与NMOS管M6的漏极相连，M5和M6的栅极分别连接周期相同，方向相反的始终信号φ2和φ1，PMOS管M13和NMOS管M14构成CMOS反相器将φ2信号反相提供给NMOS管M7作为栅极信号，可控尾电流源3的通断受到时钟信号Ф1和Ф2的控制。
所述的电容C1～C5均采用栅氧电容，或通过将MOS管的源漏连接在一起，在栅和扩散区之间施加电压形成。
所述的缓冲级电路由源极跟随器构成，即MOS管M11、M12、M17和M18，其中Q1的集电极连接在NMOS管M11的栅极上，M11管的源极连接有一个尾电流源，由NMOS管M17构成；Q2的集电极连接在NMOS管M12的栅极上，M12管的源极连接有一个尾电流源，由NMOS管M18构成，缓冲电路的从M11和M12管的源极输出进入锁存电路中。
所述的电流开关锁存电路包括晶体管Q3～Q6、电阻R1和R2、MOS管M9、M10和M19，Q3和Q5的发射极连接在一起通过NMOS管M9连接在尾电流源上，由NMOS管M19构成。Q3和Q5的集电极通过电阻R1和R2连接在电源上，晶体管Q3和Q5的集电极输出信号通过源极跟随器后作为输入信号送入晶体管Q4和Q6的基极上，Q4和Q6的连接关系与Q3和Q5相同；Q4和Q6的发射极连接在一起通过NMOS管M10连接在尾电流源上，尾电流源由NMOS管M19构成；Q4和Q6的集电极通过电阻R1和R2连接在电源上。
所述的输出驱动电路由射极跟随器构成，包括晶体管Q7～Q10、M21、M22；Q7和Q8的基极接收来自锁存电路的源级跟随器的输出信号，其中Q7和Q8管分别构成两个射极跟随器，其中NMOS管M15的源极输出信号连接在晶体管Q7的基极上，Q7管的发射极连接有一个尾电流源，由NMOS管M22构成；NMOS管M16的源极输出信号连接在晶体管Q8的基极上，Q8管的发射极连接有一个尾电流源，由NMOS管M23构成，通过Q7和Q8管的发射极输出的信号分别连接在晶体管Q9和Q10的基极上，最后电路通过Q9和Q10管的发射极输出。
本发明与现有技术相比的有益效果是(1)本发明中的双极放大在其再生输入电路中，避免使用了前置放大器，消除了过驱动恢复时间，由于电路的输入级部分只在再生放大模式消耗功耗，只有半个周期存在功耗消耗，因而减小了电路的总体功耗，提高了速度。
(2)本发明采用了MOS可控尾电流源，通过可控尾电流源控制尾电流源与双极放大器的连接和断开，从而减小不必要的功耗损失，减小电路总功耗。
(3)本发明采用了MOS开关，切断了放大器的差分对管的共射端和地之间的通路，避免使晶体管进入饱和态，同时也防止产生额外的功耗。
(4)本发明中所有的电容均采用栅氧电容，也可以通过将MOS管的源漏连接在一起，在栅和扩散区之间施加合适的电压构成电容，这种电容可以制作在数字电路区，占用面积小。
(5)本发明中的锁存电路的锁存信号是通过MOS差分对完成的，可以直接采用CMOS电平，而输出端则是在两个射极跟随器的缓冲下输出，向下一级电路提供ECL输出电平，使电路在使用的过程中达到CMOS电平与ECL电平兼容使用。
图1为本发明的结构框图；图2为本发明的电原理图；图3为本发明的再生输入级电路处于两种不同工作状态下的简化图，其中图3a为采样模式下的简化图，图3b为再生放大模式下的简化图。
具体实施方式如图1所示，本发明包括再生输入级、源极跟随器4组成的缓冲级电路、锁存电路和射极跟随器7组成的输出驱动电路，其中再生输入级电路又分为MOS开关1、带采样电容的双极放大电路2以及MOS可控尾电流3三部分，锁存电路包括电流开关锁存电路5和源极跟随器6。输入信号通过MOS开关1进入带采电容的双极放大电路2，MOS开关1在电路采样阶段打开，再生放大阶段关断，来控制输入信号是否进入带采电容的放大器2中。输入信号通过带采样电容的双极放大器2进行放大，该双极放大器2的尾电流源采用的是MOS可控尾电流源3，可控尾电流源3控制尾电流源与放大器2的连接和断开，从而减小不必要的功耗损失，减小电路总功耗。随后经过放大的信号将进入源级跟随器4，通过源级跟随器4提高电路的带负载能力，将输出信号送入锁存电路中，通过电流开关锁存电路5对信号进行再次的锁存放大后经过源极跟随器6将信号输出到驱动电路，驱动电路采用射极跟随器7，通过射极跟随器7将信号转换为ECL电平输出。
如图2所示为本发明的电路图。该电路图中MOS控制开关1的控制信号是一对互反的时钟电平Ф1、Ф2中的Ф1，MOS控制开关1由NMOS管M1和M2组成；带采样电容的双极放大电路2包括电容C1～C4、晶体管Q1～Q2、电阻R3以及PMOS管M3、M4和M8，带采样电容的双极放大电路2中采用MOS管为电路提供恒流源。MOS可控尾电流源3包括MOS管M5～M7、M13和M14以及电容C5，其可控尾电流源3的通断也受到时钟信号Ф1和Ф2的控制。电路的工作过程为差分输入信号Vin1和Vin2信号连接在M1和M2上，当M1和M2打开后，输入信号进入到带电容采样的双极放大器2中，将信号采样在电容C1和C2上，此时可控尾电流源3关闭。当M1和M2关断后，可控尾电流源3打开，连接在Q1和Q2上，将电容C1和C2上采样的输入信号经过晶体管Q1和Q2放大后在其集电极输出，其中PMOS管M3、M4和M8电阻R3构成放大器2的恒流源，给晶体管Q1和Q2提供集电极电流。电容C3和C4分别是差分对管Q1和Q2的耦合电容，分别将Q1的基极和Q2的集电极以及Q2的基极和Q1的集电极连接在一起，一起构成差分放大器的反馈电容。带电容采样的双极放大器2输出后的信号进入源级跟随器4中，源级跟随器4由MOS管M11、M12、M17和M18构成，源级跟随器4从M11和M12的源极输出进入电流开关锁存电路5中，源级跟随器4的输出信号进入电流开关锁存电路5中，该电流开关锁存电路5包含晶体管Q3～Q6、电阻R1和R2、MOS管M9、M10和M19。晶体管Q3和Q5构成一对放大管，将源级跟随器4的输出信号进行放大，Q4和Q6构成一对放大管通过开关M9和M10的控制将Q3和Q5的输出信号进行再生放大，其中M19管作为尾电流源使用。该放大后的输出信号进入源级跟随器6中，源级跟随器6由M15、M16、M20和M21构成，信号输出后送入射极跟随器7中，射极跟随器7由晶体管Q7～Q10、MOS管M22和M23构成，通过Q7和Q8的基极接收来自源级跟随器6的输出信号，其中Q7和Q8管分别构成两个射极跟随器，在经过Q9和Q10管的发射极输出。
图3给出了本发明的再生输入级电路工作在两种不同模式下的电路简化图，其中图3a为采样模式下的简化图，在采样模式期间，开关控制信号φ1为高电平将MOS管M1和M2打开，电容C1～C4对输入电压进行采样，晶体管Q1和Q2的集电极电位被拉高至正电源，φ2为低电平将电容C5充电至正电源电压。MOS管M7和M6打开，电容C5的另一端连接在GND上。由于共射模式的差分对管Q1和Q2是开路的，因而在采样模式下差分对管不工作。随着开关控制信号的作用，电路进入再生放大模式，如图3b所示，输入信号与采样电容之间断开，Q1和Q2的集电极与电源断开，开关控制信号将电容C5的一端与GND断开连接到共射端，预充电到正电源，在φ2信号的作用下与GND相连。此时被预充电到电源电压的C5上存在一定的电荷量，该电量将被转移到双极差分对管上。在再生放大模式下，采样阶段存储在电容C1，C3和C2，C4上的电量经过放电的形式将输入信号的初始差分电压存储在晶体管Q1和Q2的基极上。由于交叉耦合电容C3和C4，Q1和Q2基极上的初始差分电压在该晶体管的集电极上得到再生放大，再生输入级通过Q1和Q2的集电极输出。
假如输入电压从+1V～-1mV变化，时钟信号的频率为100MHz。在第一个时钟周期的再生模式下，采样模式下通过电容预先存储在晶体管基极的1V信号使得C5上的全部电荷流经Q1输出。因此，Q1的集电极电压降低，而Q2的集电极电压保持高电平不变。
本发明的再生输入级的输出信号随后经过两个源级跟随器的缓冲下输出，然后送入一个低功耗，电流开关锁存电路5中。该电流开关锁存电路5是通过MOS差分对M9和M10对电路进行锁存的，其输出再经过两个射极跟随器缓冲中输出，向下一级电路提供ECL输出电平。本发明中所有电容均是栅氧电容，通过将MOS管的源漏连接在一起，在栅和diffusion之间施加合适的电压形成。MOS管M7设置在M5和M6之间，切断了Q1和Q1的射极和地之间的通路，该通路会引入额外的功耗，使晶体管进入饱和态。
权利要求
1.一种全差分BiCMOS比较器，包括再生输入级、缓冲级电路、锁存电路和输出驱动电路，其特征在于所述的再生输入级包括MOS开关、带采样电容的双极放大电路及MOS可控尾电流三部分；锁存电路包括电流开关锁存电路和源极跟随器；输入信号通过MOS开关进入带采样电容的双极放大电路，MOS开关在电路采样阶段打开，再生放大阶段关断，输入信号进入带采样电容的双极放大器后对输入信号进行放大，并通过MOS可控尾电流源控制尾电流与带采样电容的放大器的连接和断开，经过放大的信号通过缓冲级电路提高带负载能力后进入电流锁存电路中，电流开关锁存电路对信号进行再次的锁存放大，经过源极跟随器将信号输出到驱动电路，通过驱动电路转换为ECL电平输出。
2.根据权利要求
1所述的全差分BiCMOS比较器，其特征在于所述的MOS控制开关由两个NMOS管M1和M2并接，通过一个时钟控制通断。
3.根据权利要求
1所述的全差分BiCMOS比较器，其特征在于所述的带采样电容的双极放大电路包括采样电容C1～C4、晶体管Q1～Q2、电阻R3以及PMOS管M3、M4和M8，晶体管Q1和Q2的集电极分别连接在PMOS管M3和M4的漏极，M3和M4的源极相连接于电源上，栅极相连构成恒流源，给晶体管Q1和Q2提供集电极电流，其中PMOS管M8跨接在Q1和Q2的集电极之间，并且通过电阻R3连接在PMOS管M3和M4的栅极上；电容C3和C4分别将Q1的基极和Q2的集电极以及Q2的基极和Q1的集电极连接在一起，一起构成双极放大器的反馈电容，晶体管Q1和Q2的基极分别与电容C1和C2相连，而C1和C2的另一端与电源相连。
4.根据权利要求
1所述的全差分BiCMOS比较器，其特征在于所述的MOS可控尾电流源包括MOS管M5～M7、M13、M14及连接在NMOS管M7的栅极和漏极之间的电容C5，晶体管Q1和Q2的射极相连与PMOS管M5连接，同时PMOS管M5的漏极与NMOS管M7相连，M7的源极与NMO管M6的漏极相连，M5和M6的栅极分别连接周期相同，方向相反的始终信号φ2和φ1，PMOS管M13和NMOS管M14构成CMOS反相器将φ2信号反相提供给NMOS管M7作为栅极信号，可控尾电流源3的通断受到时钟信号φ1和φ2的控制。
5.根据权利要求
3或4所述的全差分BiCMOS比较器，其特征在于所述的电容C1～C5均采用栅氧电容，或通过将MOS管的源漏连接在一起，在栅和diffusion之间施加电压形成。
6.根据权利要求
1所述的全差分BiCMOS比较器，其特征在于所述的缓冲级电路由源极跟随器构成，即MOS管M11、M12、M17和M18，其中Q1的集电极连接在NMOS管M11的栅极上，M11管的源极连接有一个尾电流源，由NMOS管M17构成；Q2的集电极连接在NMOS管M12的栅极上，M12管的源极连接有一个尾电流源，由NMOS管M18构成，缓冲电路的从M11和M12管的源极输出进入锁存电路中。
7.根据权利要求
1所述的全差分BiCMOS比较器，其特征在于所述的电流开关锁存电路包括晶体管Q3～Q6、电阻R1和R2、MOS管M9、M10和M19，Q3和Q5的发射极连接在一起通过NMOS管M9连接在尾电流源上，由NMOS管M19构成。Q3和Q5的集电极通过电阻R1和R2连接在电源上，晶体管Q3和Q5的集电极输出信号通过源极跟随器后作为输入信号送入晶体管Q4和Q6的基极上，Q4和Q6的连接关系与Q3和Q5相同；Q4和Q6的发射极连接在一起通过NMOS管M10连接在尾电流源上，尾电流源由NMOS管M19构成；Q4和Q6的集电极通过电阻R1和R2连接在电源上。
8.根据权利要求
1所述的全差分BiCMOS比较器，其特征在于所述的输出驱动电路由射极跟随器构成，包括晶体管Q7～Q10、M21、M22；Q7和Q8的基极接收来自锁存电路的源级跟随器的输出信号，其中Q7和Q8管分别构成两个射极跟随器，其中NMOS管M15的源极输出信号连接在晶体管Q7的基极上，Q7管的发射极连接有一个尾电流源，由NMOS管M22构成；NMOS管M16的源极输出信号连接在晶体管Q8的基极上，Q8管的发射极连接有一个尾电流源，由NMOS管M23构成，通过Q7和Q8管的发射极输出的信号分别连接在晶体管Q9和Q10的基极上，最后电路通过Q9和Q10管的发射极输出。
专利摘要
一种全差分BiCMOS比较器包括再生输入级、缓冲级电路、锁存电路和输出驱动电路，其中再生输入级包括MOS开关、带采样电容的双极放大电路以及MOS可控尾电流三部分，锁存电路包括电流开关锁存和源极跟随器；输入信号通过MOS开关进入带采样电容的双极放大电路，MOS开关在电路采样阶段打开，再生放大阶段关断，输入信号进入带采样电容的双极放大器后对输入信号进行放大，并通过MOS可控尾电流源控制尾电流与带采样电容的放大器的连接和断开，经过放大的信号通过缓冲级电路提高带负载能力后进入电流锁存电路中，电流锁存电路对信号进行再次的锁存放大，经过源极跟随器将信号输出到驱动电路，通过驱动电路转换为ECL电平输出。本发明具有低功耗、高速的特点。
文档编号H03M1/34GK1996752SQ200610169721
公开日2007年7月11日 申请日期2006年12月28日
发明者赵洁, 张龙, 孙权, 王晓飞 申请人:北京时代民芯科技有限公司导出引文BiBTeX, EndNote, RefMan