驱动器的利记博彩app

本发明有关于适用于发射器的一种驱动器，特别是有关于一种适用于发射器且可共用电流源的驱动器。

背景技术：

在序列器/解序列器(serdesephy)中，发射器包括并行输入/串行输出(parallelinputserialoutput,piso)以及驱动器，来将高速串行差动信号发射至通道。然而，序列器/解序列器(serdesephy)必须兼容不同的衰减通道，因此发射器的均衡器必须覆盖更宽的范围以及更高的校准精度。

再者，越高的操作速度大幅降低了序列器/解序列器(serdesephy)的发射器的输出寄生电容的容忍值，因此我们有需要针对覆盖更宽的范围、更高的校准精度以及更小的输出寄生电容，而对驱动器进行改良。

技术实现要素：

有鉴于此，本发明提出一种驱动器，具有多个驱动单元且适用于一发射器，包括：一去加重子驱动器以及一前冲子驱动器。上述去加重子驱动器包括一第一数量的上述驱动单元，其中上述第一数量的上述驱动单元根据一第一选择信号接收一去加重信号而输出一去加重电流，其中上述第一数量的上述驱动单元根据上述第一选择信号的反向接收一主要数据信号而输出一主要数据电流。上述前冲子驱动器包括一第二数量的上述驱动单元，其中上述第二数量的上述驱动单元根据一第二选择信号接收一前冲信号而输出一前冲电流，其中上述第二数量的上述驱动单元根据上述第二选择信号的反向接收上述主要数据信号而输出上述主要数据电流。

根据本发明的一实施例，驱动器还包括：一主要数据驱动器。上述主要数据驱动器包括一第三数量的上述驱动单元，其中上述第三数量的上述驱动单元根据一第三选择信号接收上述主要数据信号而输出上述主要数据电流，其中上述去加重子驱动器以及上述前冲子驱动器的上述驱动单元与上述主要数据驱动器共用。

根据本发明的一实施例，上述第一数量的上述驱动单元的一第一部分输出上述主要数据电流，上述第二数量的上述驱动单元的一第二部分输出上述主要数据电流，其中接收上述主要数据信号的上述驱动单元的数量为上述第一部分、上述第二部分以及上述第三数量之和。

根据本发明的一实施例，上述驱动单元的每一个包括：一多工器、一单端转双端电路、一第一电流源、一第二电流源以及一驱动电路。上述多工器包括一第一输入节点以及一第二输入节点，其中上述多工器根据一选择信号，输出上述第一输入节点的信号以及上述第二输入节点的信号中的一个，其中上述第一输入节点接收上述主要数据信号，上述第二输入节点接收上述去加重信号以及上述前冲信号中的一个。上述单端转双端电路将上述多工器输出的信号转换为一第一驱动信号、一第一反向驱动信号、一第二驱动信号以及一第二反向驱动信号。上述第一电流源自一第一节点获得一电流值。上述第二电流源输出上述电流值至一第二节点。上述驱动电路耦接于上述第一节点以及上述第二节点之间，用以分别对一反向信号输出节点以及一信号输出节点输出或获得上述电流值。

根据本发明的一实施例，上述驱动电路包括：一第一n型半导体、一第二n型半导体、一第一p型半导体以及一第二p型半导体。上述第一n型半导体接收上述第一驱动信号且耦接于上述信号输出节点以及上述第一节点之间。上述第二n型半导体接收上述第一反向驱动信号且耦接于上述反向信号输出节点以及上述第一节点之间。上述第一p型半导体接收上述第二驱动信号且耦接于上述第二节点以及上述反向信号输出节点之间。上述第二p型半导体接收上述第二反向驱动信号且耦接于上述第二节点以及上述信号输出节点之间。

根据本发明的一实施例，上述第一数量的上述驱动单元的上述电流值为2的乘幂。

根据本发明的一实施例，上述第二数量的上述驱动单元的上述电流值为2的乘幂。

本发明能够减少电路面积以及降低寄生电容。

附图说明

图1是显示根据本发明的一实施例所述的驱动器的方块图；

图2是显示根据本发明的一实施例所述的子驱动器的电路图；

图3是显示根据本发明的另一实施例所述的驱动器的方块图；以及

图4是显示根据本发明的另一实施例所述的驱动单元的电路图。

具体实施方式

以下说明为本发明的实施例。其目的是要举例说明本发明一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求书所界定的为准。

值得注意的是，以下所揭露的内容可提供多个用以实践本发明的不同特点的实施例或范例。以下所述的特殊的元件范例与安排仅用以简单扼要地阐述本发明的精神，并非用以限定本发明的范围。此外，以下说明书可能在多个范例中重复使用相同的元件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。此外，以下说明书所述的一个特征连接至、耦接至以及/或形成于另一特征的上等的描述，实际可包含多个不同的实施例，包括该等特征直接接触，或者包含其它额外的特征形成于该等特征之间等等，使得该等特征并非直接接触。

图1是显示根据本发明的一实施例所述的驱动器的方块图。如图1所示，驱动器100包括去加重子驱动器110、主要子驱动器120以及前冲子驱动器130。根据本发明的一实施例，驱动器100适用于一发射器。

去加重子驱动器110用以接收前一位数据dt1而输出第一加权电流iw1，主要子驱动器120接收目前位数据dt0输出第二加权电流iw2，前冲子驱动器130接收下一位数据dt-1而输出第三加权电流iw3，并且第一加权电流iw1、第二加权电流iw2以及第三加权电流iw3于信号输出节点dp以及反向信号输出节点dn加总。

图2是显示根据本发明的一实施例所述的子驱动器的电路图。如图2所示，子驱动器200包括驱动电路210、第一电流源阵列220、第二电流源阵列230以及单端转双端电路240。根据本发明的一实施例，图1的加重子驱动器110、主要子驱动器120以及前冲子驱动器130的任一个，皆可以图2的子驱动器200组成。

驱动电路210包括第一p型晶体管mp1、第二p型晶体管mp2、第一n型晶体管mn1以及第二n型晶体管mn2，其中第一p型晶体管mp1耦接于耦接于第二节点n2以及反向信号输出节点dn之间，第二p型半导体mp2耦接于第二节点n2以及信号输出节点dp之间，第一n型半导体mn1耦接于信号输出节点dp以及第一节点n1之间，第二n型半导体mn2耦接于反向信号输出节点dn以及第一节点n1之间。

第一电流源阵列220以及第二电流源阵列230分别由多个电流源所组成，其中第一电流源阵列220自第一节点n1汲取一电流，第二电流源阵列230输出一电流至第二节点n2。根据本发明的一实施例，第一电流源阵列220以及第二电流源阵列230由最小电流lsb的2的乘幂的多个电流源lsb、2lsb、2²lsb、2³lsb、……、2^n-1lsb所组成电流源，其中lsb、2lsb、2²lsb、2³lsb、……、2^n-1lsb中的每一个，与一开关s串接。根据本发明的一实施例，图2的子驱动器200可为图1的去加重子驱动器110、主要子驱动器120以及前冲子驱动器130中的任一个，其中n可视去加重子驱动器110、主要子驱动器120以及前冲子驱动器130各自的需求而定。

单端转双端电路240用以将位数据dt转换成第一驱动信号pdp、第一反向驱动信号pdn、第二驱动信号mdp以及第二反向驱动信号mdn，其中第一驱动信号pdp、第一反向驱动信号pdn、第二驱动信号mdp以及第二反向驱动信号mdn用以分别驱动驱动电路210的第一p型晶体管mp1、第二p型晶体管mp2、第一n型晶体管mn1以及第二n型晶体管mn2，使得第二电流源阵列230的电流自反向信号输出节点d以及信号输出节点dp中的一个流出，第一电流源阵列220的电流自反向信号输出节点d以及信号输出节点dp中的另一个流入。

由于加重子驱动器110以及前冲子驱动器130分别具有电流源lsb、……、2^n-1lsb，未被选择的电流源无法与主要子驱动器120共用而将造成闲置。举例而言，假设加重子驱动器110的最大电流为31lsb，则第一电流源阵列220以及第二电流源阵列230分别具有电流源lsb、2lsb、2²lsb、2³lsb、2⁴lsb，使得最大电流为31lsb。根据本发明的一实施例，当加重子驱动器110仅有电流源lsb、2⁴lsb被选择提供电流流经驱动电路210，其余电流源2lsb、2²lsb、2³lsb因并未选取而闲置。

由于加重子驱动器110以及主要子驱动器120为不同的子驱动器200所组成，所以加重子驱动器110闲置的电流源2lsb、2²lsb、2³lsb无法提供电流至主要子驱动器120，闲置的电流源不仅增加电路的面积，还增加输出端寄生电容，造成操作速度无法提升。再者，当适用于不同的规格时，均衡器的校准会非常复杂，往往需要利用微处理器才能完成。

图3是显示根据本发明的另一实施例所述的驱动器的方块图。将图3与图1相比，驱动器300除了包括去加重子驱动器310、主要子驱动器320以及前冲子驱动器330，还接收选择信号seq。根据本发明的一实施例，驱动器300同样适用于一发射器。选择信号seq将于下文中详细描述。

图4是显示根据本发明的另一实施例所述的驱动单元的电路图。如图4所示，驱动单元400包括驱动电路410、第一电流源420、第二电流源430、单端转双端电路440以及多工器450。根据本发明的一实施例，多个驱动单元400用以组成图3的去加重子驱动器310、主要子驱动器320以及前冲子驱动器330的任一个。

驱动电路410与图2的驱动电路210相同，在此不再赘述。第一电流源420以及第二电流源430为最小电流lsb的m倍，其中m为2的乘幂，亦即n＝2⁰,2¹,2²,……,2^n-1。根据本发明的一实施例，举例而言，假设加重子驱动器310的最大电流为31lsb时，则去加重子驱动器310由5个驱动单元300所组成，其中m分别为2⁰、2¹、2²、2³以及2⁴。

单端转双端电路440与图2的单端转双端电路220相同，用以接收多工器450的输出信号而产生第一驱动信号pdp、第一反向驱动信号pdn、第二驱动信号mdp以及第二反向驱动信号mdn，进而驱动驱动电路310。

多工器450包括第一输入节点ni1以及第二输入节点ni2，其中第一输入节点ni1接收主要数据信号dt0，第二输入节点ni2接收去加重信号dt1以及前冲信号dt-1中的一个。多工器450用以根据选择信号seq，输出第一输入节点ni1的信号以及第二输入节点ni2的信号中的一个。

根据本发明的一实施例，当驱动单元400组成图3的去加重子驱动器310时，第二输入节点ni2为接收去加重信号dt1。根据本发明的另一实施例，当驱动单元400组成图3的前冲子驱动器330时，第二输入节点ni2则改为接收前冲信号dt-1。

根据本发明的一实施例，当去加重子驱动器110的最大电流为31lsb且仅有电流源lsb、2⁴lsb被选取时，其余电流源2lsb、2²lsb、2³lsb因并未选取而闲置，代表电流源lsb、2⁴lsb所对应的驱动单元300的多工器350根据选择信号seq，选择去加重信号dt1而产生第一驱动信号pdp、第一反向驱动信号pdn、第二驱动信号mdp以及第二反向驱动信号mdn。其余未选取的电流源2lsb、2²lsb、2³lsb所对应的驱动单元400的多工器450，则根据选取信号seq而选取主要数据信号dt0。

换句话说，未被去加重子驱动器310所选取的驱动单元400，可被主要子驱动器320所选用。因此，去加重子驱动器310的驱动单元400可与主要子驱动器320共用，使得第一电流源420以及第二电流源430的利用效率更高，也可因而减少电路面积以及降低寄生电容。

根据本发明的另一实施例，当前冲子驱动器330的最大电流为15lsb时，则前冲子驱动器330由4个驱动单元400所组成，其中m分别为2⁰、2¹、2²以及2³。当仅有电流源lsb、2³lsb被选取时，其余电流源2lsb、2²lsb因并未选取而闲置，代表电流源lsb、2³lsb所对应的驱动单元400的多工器450根据选择信号seq，选择前冲信号dt-1而产生第一驱动信号pdp、第一反向驱动信号pdn、第二驱动信号mdp以及第二反向驱动信号mdn。其余未选取的电流源2lsb、2²lsb所对应的驱动单元400的多工器450，则根据选取信号seq而选取主要数据信号dt0。

换句话说，未被前冲子驱动器330所选取的驱动单元400，可被主要子驱动器320所选用。因此，前冲子驱动器330的驱动单元400可与主要子驱动器320共用，使得第一电流源420以及第二电流源430的利用效率更高，也可因而减少电路面积以及降低寄生电容。

由于图4所示的驱动单元400使得去加重子驱动器310以及前冲驱动器330的驱动单元400能够作为主要子驱动器320使用，使得所需电流源的数目降低，进而降低寄生电容以及电路布局的面积，发射器也可因较低的寄生电容而操作于更高的速度而使得效能更加优异。

根据本发明的一实施例，当选用去加重子驱动器310的电流为31lsb、主要子驱动器320的电流为34lsb以及前冲子驱动器330的电流为15lsb时，总共仅需80lsb的电流即可达到38db的增益(boost)。再者，由于均衡器的总电流皆是相同的(根据上述实施例，即80lsb)，因此当适用于不同的规格时，仅需校准前冲子驱动器以及去加重子驱动器的设定，使得均衡器的校准因而大大简化。

以上所述为实施例的概述特征。所属技术领域中的技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或达成此处介绍的实施例的相同优点。所属技术领域中的技术人员也应了解相同的配置不应背离本发明的精神与范围，在不背离本发明的精神与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所揭露的实施例精神和范围一致。