可重配置的分频器的利记博彩app

本申请要求题为“RECONFIGURABLE FRACTIONAL DIVIDER”且在2014年5月28日提交美国临时申请序号62/004,095以及题为“RECONFIGURABLE FRACTIONAL DIVIDER”且在2014年9月16日提交的美国专利申请号14/488,248的权益，这些申请被整体地通过引用明确地结合到本文中。

技术领域

本文公开的各种示例性实施例一般地涉及电子电路。特别地，各种实施例涉及用于频率信号的逻辑电路。

背景技术：

各种电子设备使用诸如电压控制振荡器(VCO)的振荡器来生成用于各种电路的期望频率。例如，无线设备可以采用电压控制振荡器来产生被用来调制数据以便通过特定载波发送和接收的目标频率。

在某些情况下，无线设备使用一个或多个分频器来将输入频率信号(诸如由晶体振荡器生成的高频时钟信号)修改成目标频率。设备可以将各种逻辑分频器电路级联以便使用期望的因子来产生处于指定频率的输出信号。某些逻辑块(诸如三分频电路)在内部包括帮助使输出信号稳定的反馈环路。然而，某些逻辑电路(诸如倍加器(x2倍频器))是在没有内部反馈的情况下构造的。当结合产生“1.5分频”电路使用时，在具有其它逻辑组件的反馈环路中可不包括二倍器。在逻辑电路中的其它组件的反馈环路外面使用二倍器可以导致输出信号中的不想要的变化，因为二倍器中的变化可以直接地影响输出信号。

鉴于前述内容，使用稳定的分频器将是期望的。特别地，使用接收反馈以使输出信号稳定的分频器和倍频器电路将是期望的。

技术实现要素：

根据对改善的分频器电路的目前需要，提出了各种示例性实施例的简要概述。在以下概述中可进行此类简化和省略，其意图突出显示并介绍各种示例性实施例的某些方面，而不限制本发明的范围。在以后的小节中将是适合于允许本领域的技术人员完成和使用本发明概念的优选示例性实施例的详细描述。

提供了可重配置的分频器电路的各方面。可重配置的分频器可以包括被配置成接收输入信号的分频器。分频器还可以包括被配置成接收由分频器产生的分频后信号的延迟电路。分频器还可以包括倍频器，其被配置成基于由延迟电路产生的延迟信号而产生输出信号，其中延迟电路被配置成接收输出信号。

应显而易见的是，以这种方式，各种示例性实施例使得能够实现改善的分频器电路。特别地，通过向分频器电路的反馈环路中结合倍频器电路，分频器电路可以使输出信号稳定。此外，控制电路和可调电容器的使用可以增加使用分频器电路的频率合成器的频率调谐范围。

附图说明

为了更好地理解各种示例性实施例，对附图进行参考，在所述附图中：

图1图示出与无线通信系统通信的无线设备；

图2图示出对目标频率采用频率合成器的示例性无线收发机；

图3图示出用于输入频率的示例性分频器系统；

图4图示出用于输入频率的示例性分频器电路；

图5图示出用于正交输出频率的另一示例性分频器系统；

图6图示出用于正交输出频率的示例性分频器电路；

图7A图示出用于二倍频电路的分频器系统中的示例性倍频器电路；

图7B图示出分频器系统中的另一示例性倍频器电路；

图8图示出用于各级分频器电路的时序图；以及

图9图示出用于使用分频器来产生输出频率的示例性方法。

具体实施方式

下面结合附图阐述的详细描述意图作为本发明的各种示例性实施例的描述，并且并不意图表示可以在其中实施本发明的仅有实施例。详细描述出于提供本发明的透彻理解的目的而包括特定细节。然而，对于本领域的技术人员而言将显而易见的是可以在没有这些特定细节的情况下实施本发明。在某些情况下，以框图形式示出了众所周知的结构和组件以便避免使本发明的概念含糊难懂。简称及其它描述性术语仅仅是为了方便和明了起见而使用的，并且并不意图限制本发明的范围。

下面结合附图而阐述的详细描述意图作为各种配置的描述，而不意图表示可以在其中实施本文所述概念的仅有配置。详细描述出于提供各种概念的透彻理解的目的而包括特定细节。然而，对于本领域的技术人员而言将显而易见的是可以在没有这些特定细节的情况下实施这些概念。在某些情况下，以框图形式示出了众所周知的结构和组件以便避免使此类概念含糊难懂。术语“示例性”在本文中用来意指“充当示例、实例或图示”。在本文中描述为“示例性”的任何设计不一定要理解为相比于其它设计而言是优选或有利的。

现在将参考各种装置和方法提出电信系统的多个方面。将用各种块、模块、组件、电路、步骤、过程、算法等(统称为“元件”)在以下详细描述中描述并在附图中图示出这些装置和方法。可使用电子硬件、计算机软件或其任何组合来实现这些元件。此类元件被实现为硬件还是软件取决于施加于整个系统的特定应用和设计约束。

举例来说，可用包括一个或多个处理器的“处理系统”来实现元件或元件的任何部分或元件的任何组合。处理器的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、门逻辑、分立硬件电路以及被配置成执行遍及本公开描述的各种功能的其它适当硬件。处理系统中的一个或多个处理器可执行软件。应将软件宽泛地理解成意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用程序、软件应用程序、软件包、例程、子例程、对象、可执行指令、执行线程、过程、功能等，无论是被称为软件、固件、中间件、微代码、硬件描述语言还是其它的。

因此，在一个或多个示例性实施例中，可用硬件、软件、固件或其任何组合来实现所述功能。如果用软件实现，可以将功能存储在计算机可读介质上或者编码为其上面的一个或多个指令或代码。计算机可读介质包括计算机存储介质。存储介质可以是可以被计算机访问的任何可用介质。以示例而非限制的方式，此类计算机可读介质可以包括随机存取存储器(RAM)、只读存储器(ROM)、电可擦可编程存储器(EEPROM)、紧凑式磁盘(CD)ROM(CD-ROM)或其它光盘储存器、磁盘储存器或其它磁存储设备，或者可以用来以指令或数据结构的形式承载或存储期望的程序代码且可以被计算机访问的任何其它介质。如本文所使用的磁碟和磁盘包括CD、激光磁盘、光盘、数字多功能磁盘(DVD)以及软盘，其中磁碟通常磁性地再现数据，而磁盘通常用激光来光学再现数据。以上的组合也应被包括在计算机可读介质的范围内。

单词“示例性”在本文中用来意指充当示例、实例或图示。在本文中描述为“示例性”的任何实施例不一定要理解为相比于其它实施例而言是优选或有利的。同样地，装置、电路或方法的术语“实施例”不要求本发明的所有实施例包括所述组件、结构、特征、功能、过程、优点、益处或操作模式。

术语“连接”、“耦合”或其任何变体意指两个或更多元件之间的直接或间接的任何连接或耦合，并且可以涵盖被“连接”或“耦合”在一起的两个元件之间的一个或多个中间元件的存在。元件之间的耦合或连接可以是物理的、逻辑的或其组合。如本文所使用，可以将两个元件视为通过使用一个或多个导线、电缆和/或打印电连接以及通过使用电磁能而被“连接”或“耦合”在一起，所述电磁能诸如具有在射频范围、微波区和光学(可见和不可见两者)区内的波长的电磁能，作为多个非限制性且非穷举性示例。

使用诸如“第一”、“第二”等对本文中的元件的任何参考一般地并不限制那些元件的数量或顺序。相反地，这些命名在本文中被用作区别两个或更多元件或元件的实例的常规方法。因此，对第一和第二元件的参考并不意味着只能采用两个元件或者第一元件必须在第二元件之前发生或出现。

如本文所使用的术语“包括”和/或“包含”当在本文中使用时指定所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。

现在将提出用于优化可重配置的分频器的电路的各种方面。然而，如本领域的技术人员将很容易认识到的，可以将此类方面扩展至其它电路配置和设备。因此，对用于同步化无线设备内的用于分频器布置或任何组件、结构、特征、功能或过程的特定应用的所有参考仅仅意图举例说明电子硬件的示例性方面，要理解的是此类方面可以具有宽泛的应用差别。

可使用具有已安装分频器的硬件的各种实施例，诸如移动电话、个人数字助理(PDA)、台式计算机、膝上型计算机、掌上型计算机、平板计算机、机顶盒、导航设备、工作站、游戏控制台、媒体播放器或任何其它适当设备。

图1图示出与不同无线通信系统通信的无线设备。图1是图示出与不同无线通信系统120、122通信的无线设备110的图100。无线设备110可以经由指定频率下的载波将分频器用于通信；频率合成器和分频器的其它用途是本领域的技术人员所已知的。

无线系统120、122每个可以是码分多址(CDMA)系统、全球移动通信系统(GSM)系统、长期演进(LTE)系统、无线局域网(WLAN)系统或某个其它无线系统。CDMA系统可以实现宽带CDMA(WCDMA)、CDMA 1X或cdma2000、时分同步码分多址(TD-SCDMA)或CDMA的某个其它版本。TD-SCDMA也称为通用陆地无线电接入(UTRA)时分双工(TDD)1.28Mcps选项或低芯片速率(LCR)。LTE支持频分双工(FDD)和时分双工(TDD)两者。例如，无线系统120可以是GSM系统，并且无线系统122可以是WCDMA系统。作为另一示例，无线系统120可以是LTE系统，并且无线系统122可以是CDMA系统。

为了简单起见，图100示出了包括一个基站130和一个系统控制器140的无线系统120以及包括一个基站132和一个系统控制器142的无线系统122。一般地，每个无线系统120、122可以包括任何数目的基站和任何一组网络实体。每个基站130、132可支持用于基站的覆盖范围内的无线设备的通信。基站130、132也可以称为节点B、演进节点B(eNB)、接入点、收发基站、无线电基站、无线电收发机、收发机功能、基本服务集(BSS)、扩展服务集(ESS)或某个其它适当技术。无线设备110也可以称为用户设备(UE)、移动设备、远程设备、无线设备、无线通信设备、站点、移动站、订户站、移动订户站、终端、移动终端、远程终端、无线终端、访问终端、客户端、移动客户端、移动单元、订户单元、无线单元、远程单元、手机、用户代理或某个其它适当术语。无线设备110可以是蜂窝电话、智能电话、平板电脑、无线调制解调器、个人数字助理(PDA)、手持设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环路(WLL)站或某个其它类似功能设备。

无线设备110可能能够与无线系统120和/或122通信。无线设备110还可能能够从广播站(诸如广播站134)接收信号。无线设备110还可能能够从一个或多个全球导航卫星系统(GNSS)中的卫星(诸如卫星150)接收信号。无线设备110可支持用于无线通信的一个或多个无线电技术，诸如GSM、WCDMA、cdma2000、LTE、802.11等。术语“无线电技术”、“无线电接入技术”、“空中接口”和“标准”可以被互换地使用。

无线设备110可经由下行链路和上行链路与无线系统中的基站通信。下行链路(或前向链路)指的是从基站到无线设备的通信链路，并且上行链路(或反向链路)指的是从无线设备到基站的通信链路。无线系统可利用TDD和/或FDD。针对TDD，下行链路和上行链路可共享相同频率，并且可以在不同时间段中在同一频率上发送下行链路传输和上行链路传输。针对FDD，下行链路和上行链路被分配单独的频率。可以在一个频率上发送下行链路传输，并且可以在另一频率上发送上行链路传输。支持TDD的某些示例性无线电技术包括GSM、LTE以及TD-SCDMA。支持FDD的某些示例性无线电技术包括WCDMA、cdma2000以及LTE。

图2是诸如无线设备110之类的示例性无线设备的框图200。无线设备包括数据处理器/控制器210、收发机222以及天线290。数据处理器/控制器210可以称为处理系统。处理系统可以包括数据处理器/控制器210或数据处理器/控制器210和存储器216两者。收发机222包括支持双向通信的发射机220和接收机250。可以用超外差架构或直接转换架构来实现发射机220和/或接收机250。在超外差架构中，在多个级中将信号在RF与基带之间进行频率转换，例如在一个级中从RF至中频(RF)，并且然后在用于接收机的另一级中从IF至基带。在也称为零IF架构的直接转换架构中，在一个级中将信号在RF与基带之间进行频率转换。超外差和直接转换架构可使用不同的电路块和/或具有不同的要求。在图2中所示的示例性设计中，发射机220和接收机250是用直接转换架构实现的。

在发送路径中，数据处理器/控制器210可处理(例如，编码并调制)要发送的数据并将该数据提供给数模转换器(DAC)230。DAC 230将数字输入信号转换成模拟输出信号。模拟输出信号被提供给发送(TX)基带(低通)滤波器232，其可对模拟输出信号进行滤波以去除由DAC 230的在先数模转换引起的图像。放大器(amp)234可以将来自TX基带滤波器232的信号放大并提供已放大基带信号。向上转换器(混频器)236可从TX LO信号发生器276接收已放大基带信号和TX LO信号。向上转换器236可以将已放大基带信号与TX LO信号一起进行向上转换并提供向上转换信号。滤波器238可以将该向上转换信号滤波以去除由频率向上转换引起的图像。功率放大器(PA)240可以将来自滤波器238的已滤波RF信号放大以获得期望的输出功率水平并提供输出RF信号。可通过双工器/开关共用器(switchplexer)264来路由输出RF信号。

针对FDD，发射机220和接收机250可以被耦合到双工器264，其可以包括用于发射机220的TX滤波器和用于接收机250的接收(RX)滤波器。TX滤波器可对输出RF信号进行滤波以使发送波段中的信号分量通过并使接收波段中的信号分量衰减。针对TDD，发射机220和接收机250可以被耦合到开关共用器264。开关共用器264可以在上行链路时间间隔期间将来自发射机220的输出RF信号传递至天线290。针对FDD和TDD两者，双工器/开关共用器264可以将输出RF信号提供给天线290以便经由无线信道传输。

在接收路径中，天线290可接收由基站和/或其它发射机站发送的信号，并且可提供接收到的RF信号。可通过双工器/开关共用器264来路由接收到的RF信号。针对FDD，双工器264内的RX滤波器可对接收到的RF信号进行滤波以使接收波段中的信号分量通过并使发送波段中的信号分量衰减。针对TDD，开关共用器264可以在下行链路时间间隔期间将从天线290接收到的RF信号传递至接收机250。针对FDD和TDD两者，双工器/开关共用器264可以将接收到的RF信号提供给接收机250。

在接收机250内，接收到的RF信号可以被低噪声放大器(LNA)252放大并被滤波器254滤波以获得输入RF信号。向下转换器(混频器)256可从RX LO信号发生器286接收输入RF信号和RX LO信号。向下转换器256可以将输入RF信号与RX LO信号一起向下转换并提供向下转换信号。向下转换信号可以被放大器258放大并进一步被RX基带(低通)滤波器260滤波以获得模拟输入信号。该模拟输入信号被提供给模数转换器(ADC)262。ADC 262将模拟输入信号转换成数字输出信号。该数字输出信号被提供给数据处理器/控制器210。

TX频率合成器270可以包括TX锁相环路(PLL)272和VCO 274。VCO 274可以在期望频率下生成TX VCO信号。TX PLL 272可从数据处理器/控制器210接收时序信息并生成用于VCO 274的控制信号。控制信号可调整VCO 274的频率和/或相位以获得用于TX VCO信号的期望频率。TX频率合成器270将TX VCO信号提供给TX LO信号发生器276。TX LO信号发生器可基于从TX频率合成器270接收到的TX VCO信号而生成TX LO信号。

RX频率合成器280可以包括RX PLL 282和VCO 284。VCO 284可以在期望频率下生成RX VCO信号。RX PLL 282可从数据处理器/控制器210接收时序信息并生成用于VCO 284的控制信号。控制信号可调整VCO 284的频率和/或相位以获得用于RX VCO信号的期望频率。RX频率合成器280将RX VCO信号提供给RX LO信号发生器286。RX LO信号发生器可基于从RX频率合成器280接收到的RX VCO信号而生成RX LO信号。

LO信号发生器276、286每个可以包括分频器、缓冲器等。如果LO信号发生器276、286分别地对由TX频率合成器270和RX频率合成器280提供的频率进行分频，则可以将该LO信号发生器276、286称为分频器。PLL 272、282每个可以包括相位/频率检测器、环路滤波器、充电泵、分频器等。每个VCO信号和每个LO信号可以是具有特定基频的周期性信号。来自LO发生器276、286的TX LO信号和RX LO信号可以具有用于TDD的相同频率或用于FDD的不同频率。来自VCO 274、284的TX VCO信号和RX VCO信号可以具有相同频率(例如，针对TDD)或不同频率(例如，针对FDD或TDD)。

发射机220和接收机250中的信号的调节可由放大器、滤波器、向上转换器、向下转换器等的一个或多个级执行。这些电路可以被与图2中所示的配置不同地布置。此外，还可使用图2中未示出的其它电路在发射机220和接收机250中调节信号。例如，阻抗匹配电路可位于PA 240的输出处、LNA 252的输入处、天线290与双工器/开关共用器264之间等。还可省略图2中的某些电路。例如，可省略滤波器238和/或滤波器254。可以在一个或多个模拟集成电路(IC)、RF IC(RFIC)、混频信号IC等上实现收发机222的全部或一部分。例如，可以在RFIC上实现到发射机220中的PA 240的TX基带滤波器232、到接收机250中的RX基带滤波器260的LNA 252、PLL 272、282、VCO 274、284以及LO信号发生器276、286。还可以在单独的IC或电路模块上实现PA 240和可能的其它电路。

数据处理器/控制器210可执行用于无线设备的各种功能。例如，数据处理器/控制器210可执行用于经由发射机220来发送且经由接收机250来接收的数据的处理。数据处理器/控制器210可控制发射机220和接收机250内的各种电路的操作。存储器212和/或存储器216可存储用于数据处理器/控制器210的程序代码和数据。存储器可以在数据处理器/控制器210(例如，存储器212)内部或者在数据处理器/控制器210(例如，存储器216)外部。可以将存储器称为计算机可读介质。振荡器214可以在特定频率下生成VCO信号。时钟发生器218可从振荡器214接收VCO信号，并且可生成用于数据处理器/控制器210内的各种模块的时钟信号。可以在一个或多个专用集成电路(ASIC)和/或其它IC上实现数据处理器/控制器210。

图3图示出用于输入频率的示例性分频器系统。分频器系统300可以例如被频率合成器270和/或RX频率合成器280用来从各VCO 274、284接收到的信号中产生目标频率信号。分频器系统300可以包括分频器301、控制电路303、倍频器电路305以及延迟电路307。在某些实施例中，分频器系统300可以包括附加逻辑电路，诸如附加分频器和/或倍频器电路。分频器系统300可以接收输入频率信号并产生输出信号，该输出信号的频率是输入信号的分数；可基于在各分频器电路301和倍频器电路305中使用的数字来确定该分数。

分频器电路301可以是接收输入频率信号和控制信号311以产生用于控制电路303和延迟电路307的分频后信号的整数分频器电路。在某些实施例中，分频器电路301可以从处理器/控制器210接收控制信号311。分频器电路301可以是整数分频器，即“N分频”(DIV/N)电路，其中N＝1、2、…。在某些实施例中，分频器电路301是奇数分频器(例如，N＝3、5、7、11)。分频器电路301可以生成分频后信号，其频率是输入频率的分数(f_d＝f_i/N)。

倍频器电路305可以是从控制电路303和/或延迟电路307接收输入频率以产生被发送到外部电路的输出频率的整数倍频器电路；输出频率还被发送到作为反馈环路的一部分的延迟电路307。倍频器电路305可以是整数倍频器，即“Y倍频”(xY)电路，其中Y＝1、2、...。在某些实施例中，倍频器电路305是偶数倍频器(例如，Y＝2、4、6、8)。倍频器电路305可以产生倍频信号，其频率是输入频率的倍数(f_o＝f_i*Y)。

延迟电路307可以是从分频器301和/或倍频器305接收输入信号并产生用于倍频器电路305的等价延迟信号的逻辑电路。延迟电路307可以被分频器电路300和/或无线设备200用于输入频率信号的相位旋转。在某些实施例中，如将相对于图4讨论的，在延迟电路307与倍频器电路305之间的反馈环路中使用来自分频器301和倍频器305两者的输入信号。

控制电路303可以被分频器系统300用来重配置被用来修改输出信号的频率的分数因子。控制电路303可以包括一个或多个开关以将分频器电路301的输出连接到倍频器电路305的输入。在某些实施例中，控制电路303可以从处理器/控制器210接收因子控制信号313以将来自分频器电路301的输出信号经由控制电路303连接到倍频器电路305的输入。在一个状态下，分频器系统300可以产生包括分频后信号的输出信号(即f_o＝f_d＝f_i/N)。在另一状态下，分频器系统300可以产生输出信号，其是分频器电路301和倍频器电路305两者的输出(即，f_o＝f_i*(Y/N))。

图4图示出用于输入频率的示例性分频器电路。分频器电路400可以是图3的分频器系统300的示例性电路实施方式，并且可以被用来产生输出信号，其频率是接收到的输入信号的频率的分数。分频器电路400可以包括分频器电路401、缓冲器电路403、控制电路405、延迟电路407和倍频器电路409。如下面将更详细地讨论的，在本说明性实施例中，分频器电路400是“1.5分频”电路，因为因子是来自包括三分频电路的分频器电路401、包括二倍频电路(即二倍频器)的倍频器409以及处于“关”位置上的控制电路405中的开关451a—b的3/2。其它实施例可以使用不同的分频器和/或倍频器电路401、409来产生不同的因子(例如，5/2、7/2、3/4等)。

分频器电路401可以是包括用以修改输入频率的一个或多个逻辑组件的逻辑电路。在本说明性实施例中，例如，分频器电路401是三分频电路，其包括被连接为三个连续触发器以产生分频输出信号的六个差分反相器411a—f。在某些实施例中，分频器电路401可以接收控制信号，例如图3中描绘的控制信号311，以操作开关以启用或禁用反相器411a—f中的一个或多个。启用或禁用逆变器411a—f中的一个或多个可以改变当产生分频后信号时使用的因子。在某些实施例中，分频器电路401可以在其组件之间创建内部反馈环路。例如，在本说明性实施例中，分频器电路401在反相器411a—f之间采用反馈环路，因为反相器411c、411f的输出被用作用于反相器411a、d的输入。

缓冲器电路403可以在由分频器电路401产生的分频后信号被发送到延迟电路407和控制电路405之前缓存该分频后信号。在某些实施例中，缓冲电路403是分频器电路401的组件。缓冲器电路403包括六个并联缓冲器431a—f，其接收来自分频器电路401的a1—a6输出作为输入。其它实施例可以包括更多或更少的缓冲器，缓冲器的数目是基于来自分频器电路401的输出的数目。缓冲器431a—f中的某些将其输出信号发送到延迟电路407，而其余缓冲器中的某些可以将其输出信号发送到控制电路405。

控制电路405可以包括被用来修改分频器电路400的总因子的开关电路。控制电路405可以将来自分频器电路401的输入经由缓冲器电路403连接到倍频器电路409。在本说明性实施例中，例如，控制电路405包括两个开关电路451a—b，其连接到缓冲器451c、f的输出x3和x6，同时连接到倍频器电路409的输出。控制电路405可以接收因子控制信号313，因子控制信号313可以控制开关电路451a—b中的开关的状态。由于开关电路451a—b使开关被接地，所以当开关电路451a—b中的开关被闭合时，倍频器电路的输出被接地。结果，分频器电路400经由分频器电路401和延迟电路407产生输出信号作为分频后信号；在本说明性实施例中，例如，因子将是3。当开关电路451a—b中的开关打开时，分频器电路400的输出是分频器电路409的输出；在这种情况下，用于本说明性实施例的因子将是3/2。

不同因子的使用可以改变产生用于分频器电路400的输入信号的VCO的所需工作范围。例如，仅使用三分频电路的VCO将需要8.44—10.8GHz的工作频率范围以产生525.5—675MHz的分频输出频率。相反地，使用可重配置1.5分频或三分频电路的VCO可以使用5.42—8.1GHz的工作频率范围来产生451.25—675MHz的分频输出频率。由于VCO工作范围较低且输出频率范围较大，所以可以采用更加稳定或高效的VCO，因为所需输出频率的范围可以被调整至较低频率。

延迟电路407可以包括一个或多个缓冲器，其从分频器电路401接收一个或多个输入信号并产生一个或多个延迟信号。在本说明性实施例中，例如，延迟电路407包括四个缓冲级，每个缓冲级包括多个缓冲器471a—h。在某些实施例中，缓冲器471a—h中的一个或多个可以是反相器。在本说明性实施例中，例如，缓冲器471f、h是反相器。在某些实施例中，缓冲器471a—h可以包括多个反相器。例如，缓冲器471a—d包括两个反相器，而缓冲器471e、g包括三个反相器。在某些实施例中，使用可变电阻器来控制反相器中的一个或多个。延迟电路407中的一个或多个反相器的使用可以用来将特定输入信号相对于其它的输入信号延迟。例如，在本说明性实施例中，用以产生Q和(Qb)分量信号的两个缓冲级每个使用比被用来产生I和(Ib)分量信号的缓冲级多两个的反相器。

如将相对于倍频器电路409所讨论的，延迟电路407包括经由差分放大器473而具有倍频器电路409的反馈环路。差分放大器473接收来自倍频器电路409的差分输出信号(在本说明性实施例中，为voutm和voutp)作为输入。差分放大器473的输出被用作用于一个或多个缓冲级的输入。在本说明性实施例中，缓冲级中的两个(例如，缓冲器471e、g)接收由差分放大器产生的反馈信号作为输入。

倍频器电路409可以是修改一个或多个输入信号以产生输出信号的逻辑电路，该输出信号的频率是接收信号的倍数。在某些实施例中，输出信号包括差分信号。倍频器电路409可以包括开关491a—d和反相器缓冲器493a—d。在本说明性实施例中，倍频器电路409包括二倍频电路(“二倍器”)，其基于由分频器电路401经由缓冲器电路403和延迟电路407产生的I和Q分量信号而连续地产生输出信号。开关491a—d每个包括两个并联FET电路，其在栅极处接收各正和负信号以产生输出信号。倍频器电路409的输出可以经由反相器缓冲器493a—d被发送到其它组件。

可以将倍频器电路409结合到延迟电路407的反馈环路中，因为倍频器电路409的输出经由差分放大器473被反馈到延迟电路407。倍频器409结合到使用延迟电路407的反馈环路可以例如使输出信号稳定，因为倍频器电路409中的变化或小故障并不直接影响输出信号。此外，单独I和Q分量信号之间的相关性可以更大，因为通过开关491a—d来自多个I和Q信号的反馈提高了I和Q信号中的每一个之间的相关性。

在某些实施例中，每个缓冲器431a—f可以包括可调电容器。在这种情况下，每个可调电容器可以被经由开关(经由控制信号311控制)连接以调谐输出信号的频率范围。在某些实施例中，可调电容器的连接/断开连接可以修改每个端点处的输出频率范围。例如，电路可以具有5.4—8.1GHz的原始工作范围。例如，当可调电容器被连接时，输出频率可以在范围的每个结尾处改变约20％而具有在4.3和8.1GHz之间的较低输出范围，而当可调电容器未被连接时，输出频率可以具有在5.4GHz与9.7GHz之间的输出范围。这可以导致4.3—9.7GHz的总体输出频率范围。

图5图示出用于正交输出频率的另一示例性分频器系统。分频器系统500可以例如被TX/RX频率合成器270、280用来生成I和Q分量信号。类似于分频器系统300，分频器系统500采用附加倍频器电路509来产生单独的I和Q正交分量信号。分频器系统500包括分频器电路501、延迟电路503和507、倍频器电路505和509以及输出缓冲器511。在某些实施例中，可以在每个倍频器电路505、509之前包括控制电路以重配置用于分频器系统500的因子。

每个倍频器电路505、509被结合到具有延迟电路的反馈环路中。在本说明性实施例中，例如，倍频器505是在具有延迟电路503的反馈环路中，而倍频器电路509在具有延迟电路507的反馈环路中。类似于分频器系统300中的反馈，反馈环路可以使相应倍频器电路505、509的输出稳定。

图6图示出用于正交输出频率的示例性分频器电路。分频器电路600可以是分频器系统500的示例性电路实施方式。在本说明性实施例中，例如，分频器电路600是正交1.5分频电路，其产生I和Q分量输出信号，该I和Q分量输出信号的频率是输入频率信号的分数。分频器电路600可以包括分频器电路601、缓冲器电路603、第一延迟电路607、第一倍频器电路609、第二延迟电路620、第二倍频器电路640以及输出缓冲器电路660。在某些实施例中，分频器电路600还可以包括一个或多个控制电路以重配置用于分频器电路600的因子。

分频器电路601可以对应于分频器电路401，并且可以包括反相器611a—f。在本说明性实施例中，分频器电路601是3分频分频器，并且产生用于缓冲器电路604的多个输出信号。缓冲器电路603可以对应于缓冲器电路403，并且可以包括用于分频器电路601的每个输出的缓冲器631a—f。在某些实施例中，缓冲器631a—f中的每一个可以包括可调电容器以调整输出信号的频率范围。

延迟电路607可以对应于延迟电路407，并且可以包括缓冲器671a—h和差分放大器673。倍频器电路609可以对应于倍频器电路409，并且可以包括一个或多个开关691a—d并可以用来修改其接收到的一个或多个输入信号。在本说明性实施例中，例如，倍频器电路609可以是2倍频电路，并且可以产生差分输出信号。该差分输出信号可以被发送回作为反馈环路的一部分的延迟电路607。该差分信号还可以被发送到延迟电路620作为用于一个或多个缓冲信号的输入。

延迟电路620可以对应于延迟电路607和407，并且可以包括一个或多个缓冲级，其接收来自从倍频器609输出的差分信号的分量信号而产生用于倍频器电路609的延迟I和Q信号。延迟电路620可以包括缓冲器621a—h和差分放大器627。

倍频器电路640可以对应于倍频器电路609和409，并且可以包括一个或多个开关641a—d以产生包括分量信号fdm和fdp的另一差分输出信号。这些信号被直接地反馈到延迟电路620中作为到差分放大器627的输入。在某些实施例中，倍频器640可以充当用于I和Q分量信号的无源混频器。在本说明性实施例中，倍频器电路640被用作正交延迟控制以延迟分量Q信号的输出。在这种情况下，倍频器电路609消除了对用以将Q分量信号相对于I分量信号延迟90°的外部组件的需要。输出缓冲器电路660包括反相器661a—h，并且可以用来延迟由延迟电路620产生的输出I和Q分量信号。

分频器电路600可以包括三个受控反馈环路：分频器电路501、601中的内部反馈环路、用于延迟电路503、607和倍频器505、609的反馈环路以及用于延迟电路507、620和倍频器电路509、640的反馈环路。

图7A图示出用于二倍频电路的分频器系统中的示例性倍频器电路。图7B图示出分频器系统中的另一示例性倍频器电路。分频器电路600可以在使用倍频器电路609或640作为2倍频电路时采用延迟电路720a和倍频器电路740a。在某些实施例中，分频器电路600可以在使用倍频器电路609或640作为延迟电路时采用延迟电路720b和倍频器电路740b。当不需要对输入频率做倍频时，可以采用倍频器609或640作为延迟电路。在这种情况下，倍频器609和/或640可以被配置成产生具有与输入相同的频率的输出频率。在这种情况下，倍频器电路740b通过将所有输出信号发送到延迟电路720b中的差分放大器来将所有输出信号结合到反馈环路中。

图8图示出用于各级分频器电路的时序图。时序图800图示出用于分频器电路600中的各种信号的信号。时序图包括I信号801、Q信号803、(Ib)信号805、(Qb)信号807、混频I和I信号(I×Q)809、混频(Ib×Qb)信号811、混频I分量(vmix_I、voutp)信号813、混频分量(vmix_Ib、voutm)信号815、混频Q分量(vmix_Q)信号817、混频分量(vmix_Qb)信号819、fdp信号821以及fdm信号823。

如用对应于输出缓冲器660的输出信号的信号813—819可以看到的，信号813—819具有从3分频电路601和延迟电路607输出的I和Q分量信号801、803的两倍频率。信号813—819具有到分频器电路601中的输入信号的2/3频率。即使第二倍频器640已使其输出频率加倍，其到延迟电路620中的反馈也阻止倍频器电路640修改输出信号813—819的频率。

图9图示出用于使用分频器来产生输出频率的示例性方法。频率合成器270、280可以例如在配置因子以产生目标频率时采用方法900。方法900可以在步骤901处开始并继续至步骤903，在那里，其接收到输入信号。例如，分频器电路400可以从VCO 274、284接收输入信号。

在步骤905处，分频器电路中的一个或多个分量可以接收控制信号。例如，缓冲器电路403可以接收控制信号以激活可调电容器以修改分频器电路400的输出频率范围。同样地，控制电路405可以接收因子控制信号313以通过包括或不包括倍频器电路409来重配置分频器电路400的因子。

在步骤907中，分频器电路可以确定要使用什么分频比。例如，控制电路405可以接收因子控制信号。控制电路405可以例如通过控制被连接到倍频器409输出的开关的状态来确定期望的分频比。在本说明性实施例中，例如，当控制电路405接收到指示因子应是1.5的因子控制信号313时，其前进至步骤900，在那里，开关451a—b保持打开，并且倍频器电路609的输出未被接地。在这种情况下，可以在具有延迟电路407的反馈环路中包括倍频器电路409以产生稳定的输出信号。

替换地，当控制电路405接收到指示因子应是3的因子控制信号313时，其前进至步骤911，在那里，开关451a-b闭合，并且倍频器电路409的输出被接地。在这种情况下，延迟电路407产生由于通过延迟电路407的反馈环路而被稳定的输出信号。

在步骤913中，分频器产生具有基于在步骤907中确定的分频比的频率的输出信号。例如，输出信号可以包括或不包括被倍频器电路409倍频的信号。在步骤913中产生的输出信号通过至少两个反馈环路而稳定下来，因为分频器电路401包括反馈环路，并且通过倍频器电路409的延迟电路407也包括反馈环路。一旦产生了输出信号，则方法900可以在步骤915处结束。

因此，本文中的各方面公开了供在电子硬件中使用的改善的分频器。将级联的分频器和/或倍频器块结合到反馈控制环路中在不添加复杂反馈设备的情况下使得能够实现更加稳定的输出信号。此外，分频器和/或倍频器块的结合在没有用于Q分量信号的附加外部延迟电路的情况下使得能够实现稳定的正交输出信号。诸如可调电容器和可再调整因子比之类的添加使得能够实现用于频率合成器的更宽频率调谐范围。

此外，应理解的是公开的过程/流程图中的步骤的特定顺序或分级结构是示例性方法的举例说明。基于设计偏好，应理解的是过程/流程图中的步骤的特定顺序或分级结构可重新布置。此外，可以将某些步骤组合或省略。所附方法权利要求按照样本顺序呈现各种步骤的要素，并且不一定意图局限于所呈现的特定顺序或分级结构。

提供先前的描述是为了使得本领域的技术人员能够实施本文所述的各种方面。对这些方面的各种修改对于本领域的技术人员而言将是显而易见的，并且可以将本文所述的一般原理应用于其它方面。因此，权利要求并不意图局限于本文所示的各方面，而是根据依照语言权利要求的全范围，其中以单数方式对元件的提及并非意指“一个且仅仅一个”，除非具体地这样说明，而是“一个或多个”。单词“示例性”在本文中用来意指“充当示例、实例或图示”。在本文中描述为“示例性”的任何方面不一定要理解为相比于其它方面而言是优选或有利的方面。除非另外具体地说明，术语“某些”指代一个或多个。诸如“A、B或C中的至少一个”、“A、B和C中的至少一个”和“A、B、C或其任何组合”之类的组合包括A、B和/或C的任何组合，并且可以包括多个A、多个B或多个C。具体地，诸如“A、B或C中的至少一个”、“A、B和C中的至少一个”和“A、B、C或其任何组合”之类的组合可以是仅A、仅B、仅C、A和B、A和C、B和C或者A和B和C，其中任何此类组合可包含A、B或C中的一个或多个成员。遍及本公开描述的本领域的技术人员已知或者稍后将知道的各种方面的元素的所有结构和功能等价物被明确地通过引用而结合在本文中且意图被权利要求涵盖。此外，在本文中讨论的任何内容并不意图献给公众，无论此类公开是否在权利要求中明确地叙述。不应将权利要求元素理解为部件加功能，除非使用短语“用于...的部件”来明确地叙述该元素。