开关电路的利记博彩app
【专利摘要】本实用新型涉及一种开关电路，包括第一MOSFET和用于控制第一MOSFET导通和截止的控制电路。第一MOSFET为P沟道型MOSFET；控制电路包括第一控制回路和第二控制回路；第一控制回路与第一MOSFET的栅极连接，用于控制第一MOSFET的栅极电平；第二控制回路连接在第一MOSFET的栅极与源极之间，用于调节第一MOSFET的漏极电压的上升时间和下降时间。本实用新型的开关电路不需要从绕组次级引出参考电压，因此电路体积小、适用范围广。
【专利说明】开关电路
【技术领域】
[0001]本申请涉及一种模拟电子线路，特别是一种开关电路。
【背景技术】
[0002]随着新型开关电源控制IC的使用，为满足以往规格定义的上升时间(Rise time)要求，现行作法是通过变压器的VCC绕组产生一个A电位(如图1所示)，去控制输入与输出间的开关N-MOSFET (Q156)。
[0003]参见图2和图3所示，为图1的开关电路的Q156导通和关断时，电容C163的充放电示意图。
[0004]参见图2所示，当需要Q156导通时，变压器的VCC绕组产生一个稳定的A点电位，其中A点电位高于VOUT电位。
[0005]现假设A点电位与VIN电位都存在。当控制信号CON由低(low)置高(high)时，QlOl导通，Q161再导通，A点电位经由R166对电容C163和C153E充电，直至B点电位等于A点电位(假定Q161导通压降为0V)，Q156饱和导通，同时通过调整R166的阻值和C163的容值即可改变充电时间的长短，从而实现VOUT电位的上升时间(Tr)的调整。
[0006]参见图3所示，当需要Q156关断时，控制信号CON由高(high)置低(1w)jQlOl截止，Q161再截止，C163电位通过D161和R169放电，直至Q156完全截止，通过调整R169阻值可改变B点电位的放电快慢，即可实现VOUT电位的下降时间(Fall time,Tf)的调整。
[0007]VIN、VcoruB点电位和A点电位的时序图如图4所示。
[0008]然而，随着开关电源小型化的趋势，在满足开关电源产品特性的要求下，缩小变压器的尺寸及简化变压器的结构显得越来越重要。而图1-3的开关电路由于需要从VCC绕组的次级引出A点电位，导致了整个开关电路的体积过大，不符合如今电路小型化的趋势。
实用新型内容
[0009]在下文中给出关于本实用新型的简要概述，以便提供关于本实用新型的某些方面的基本理解。应当理解，这个概述并不是关于本实用新型的穷举性概述。它并不是意图确定本实用新型的关键或重要部分，也不是意图限定本实用新型的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
[0010]本实用新型的一个主要目的在于提供一种开关电路，可以对上升时间和下降时间进行调节，且电路尺寸小、适用范围广。
[0011]根据本实用新型的一个方面，一种开关电路，包括第一 MOSFET和用于控制所述第一 MOSFET导通和截止的控制电路；所述第一 MOSFET为P沟道型MOSFET ;所述控制电路包括第一控制回路和第二控制回路；所述第一控制回路与所述第一 MOSFET的栅极连接，用于控制所述第一 MOSFET的栅极电平；所述第二控制回路连接在所述第一 MOSFET的栅极与源极之间，用于调节所述第一 MOSFET的漏极电压的上升时间和下降时间。
[0012]本实用新型的开关电路不需要从绕组次级引出参考电压，因此电路体积小、适用范围广。
【专利附图】
【附图说明】
[0013]参照下面结合附图对本实用新型实施例的说明，会更加容易地理解本实用新型的以上和其它目的、特点和优点。附图中的部件只是为了示出本实用新型的原理。在附图中，相同的或类似的技术特征或部件将采用相同或类似的附图标记来表示。
[0014]图1为现有的一种开关电路的电路图；
[0015]图2为图1的开关电路在Q156导通时，对C163充电的示意图；
[0016]图3为图1的开关电路在Q156关断时，对C163放电的示意图；
[0017]图4为图1的开关电路各点电位的时序图；
[0018]图5为本实用新型的第一实施方式的开关电路的电路图；
[0019]图6为图5的开关电路在Q156导通时，对C163充电的示意图；
[0020]图7为图5的开关电路在Q156关断时，对C163放电的示意图；
[0021]图8为图5的开关电路各点电位的时序图；
[0022]图9为本实用新型的第二实施方式的开关电路的电路图；
[0023]图10为图9的开关电路在Q156导通时，对C163充电的示意图；
[0024]图11为图9的开关电路在Q156关断时，对C163放电的示意图；
[0025]图12为图9的开关电路各点电位的时序图。
【具体实施方式】
[0026]下面参照附图来说明本实用新型的实施例。在本实用新型的一个附图或一种实施方式中描述的元素和特征可以与一个或更多个其它附图或实施方式中示出的元素和特征相结合。应当注意，为了清楚的目的，附图和说明中省略了与本实用新型无关的、本领域普通技术人员已知的部件和处理的表示和描述。
[0027]参见图5所示，为本实用新型的第一实施方式的开关电路的电路图。
[0028]在本实施方式中，开关电路包括第一 MOSFET (Q156)和用于控制第一 MOSFET导通和截止的控制电路。
[0029]其中，第一MOSFET 为 P 沟道型 MOSFET。
[0030]控制电路包括第一控制回路10和第二控制回路20。第一控制回路10与第一MOSFET (Q156)的栅极连接，用于控制第一 MOSFET (Q156)的栅极电平。
[0031]第二控制回路20连接在第一 M0SFET(Q156)的栅极与源极之间，用于调节第一MOSFET (Q156)的漏极电压的上升时间和下降时间。
[0032]作为一种实施方式,第一控制回路10可以包括第一电容C162、第一电阻R165、第二电阻R169、第三电阻R167和第二 M0SFETQ161。
[0033]其中，第一电容C162的第一端、第一电阻R165的第一端、第二M0SFETQ161的栅极连接至控制电压端C0N。
[0034]第一电容C162的第二端、第一电阻R165的第二端与第二 M0SFETQ161的源极相连。
[0035]第二 M0SFETQ161的漏极经串联的第二电阻R169和第三电阻R167连接至第一MOSFETQ156 的栅极。
[0036]第二控制回路20可以包括第二电容C163和第四电阻R166。
[0037]其中，第二电容C163和第四电阻R166的第一端连接至外部电源VIN。第二电容C163和第四电阻R166的第二端经第三电阻R167连接至第一 M0SFETQ156的栅极。
[0038]优选地，本实施方式的开关电路还可以包括第三电容C153E。第三电容C153E的第一端连接至第一 M0SFETQ156的漏极，第三电容C153E的第二端接地。
[0039]结合图6、和图7所示，当控制电压端CON为低电平(low)时，Q161截止，B点电位等于VIN电位。
[0040]当控制电压端CON的电压由低(low)置高(high)时，Q161导通，B点电位经由对电阻R169对地放电，直至B点电位等于R166与R169的分压(假定Q161导通压降为0V)，Q156导通，同时通过调整R166的阻值和C163的容值调整即可改变B点电位的放电时间长短，从而实现VOUT电位的Tr调整。
[0041]当控制电压端CON的电压由高(high)低(low)时，Q161截止，VIN通过R166对B点电位充电直到等于VIN，此时Q156截止，通过调整R166阻值可改变B点电位的放电时间，即可实现VOUT电位的Tf调整。
[0042]如图8所示，为本实施方式开关电路中各节点的电位时序图。当控制电压端CON的电压变为high时，输出电压VOUT经Tr后变为high，当控制电压端CON的电压变为low时，输出电压VOUT经Tf后变为low。
[0043]参见图9所示，为本实用新型的第二实施方式的开关电路。
[0044]与第一实施方式的开关电路相比，第二实施方式的开关电路还包括加速放电回路30。
[0045]加速放电回路30连接在第三电阻R167的第一端与第一 M0SFETQ156的漏极之间，用于进一步缩短第一 M0SFETQ156的漏极电压的上升时间Tr和下降时间Tf。
[0046]作为一种实施方式,加速放电回路30可以包括第五电阻R171、第六电阻R173、第七电阻R172、第一二极管D150、第四电容C156和第三M0SFETQ162 ；
[0047]其中，第五电阻R171与第四电容C156并联，第五电阻R171和第四电容C156的第一端与第三MOSFET Q162的源极接地。
[0048]第五电阻R171和第四电容C156的第二端、第三M0SFETQ162的栅极与第一二极管D150的正极相连。
[0049]第三M0SFETQ162的漏极连接在第二电阻与第三电阻之间。
[0050]第一二极管D150的负极经第六电阻R173连接至控制电压端CONl。
[0051]第七电阻R172的第的一端与第四电容C156的第二端相连，第七电阻R172的第二端连接至第一 M0SFETQ156的漏极。
[0052]作为一种优选方案，第二控制回路20还可以包括第二二极管D161和第四M0SFETQ163。
[0053]第二二极管D161的正极接地，第二二极管D161的负极连接至第四M0SFETQ163的漏极。第四MOSFET Q163的漏极还连接至第四电阻R166的第一端。
[0054]第四MOSFET Q163的栅极连接至控制电压端C0N，第四MOSFET Q163的源极连接至外部电源VIN。
[0055]结合图10和图11所示，当控制电压端CON为低电平(low)时，Q161截止，Q163导通(假定Q163导通压降为0V)，B点电位等于VIN电位。
[0056]当控制电压端CON的电压由低(low)置高(high)时，Q161导通，Q163截止，B点电位经由对电阻R169对地放电，直至B点电位等于R166与R169的分压(假定Q161导通压降为0V)，Q156导通，同时通过调整R166的阻值和C163的容值调整即可改变B点电位的放电时间长短，从而实现VOUT电位的Tr调整。VOUT电位上升的同时通过R172对电容C156充电，当C点电位大于Q162门限电压VTH时，Q162饱和导通(假定Q162导通压降为0V)，B点电位通过Q162放电至0V。这样一来，可以加速B点的放电，使得VOUT迅速达到目标点位。
[0057]当控制电压端的电压CON由高(high)低(low)时，Q161截止，Q163导通(假定Q161导通压降为0V)，VIN通过R166对B点电位充电直到等于VIN，此开关管Q156截止，通过调整R166阻值可改变B点电位的放电时间，即可实现VOUT电位的Tf调整。
[0058]采用本实用新型的开关电路，不需要从绕组次级引出参考电压，因此电路体积小、适用范围广。
[0059]上面对本实用新型的一些实施方式进行了详细的描述。如本领域的普通技术人员所能理解的，本实用新型的方法和装置的全部或者任何步骤或者部件，可以在任何计算设备(包括处理器、存储介质等)或者计算设备的网络中，以硬件、固件、软件或者它们的组合加以实现，这是本领域普通技术人员在了解本实用新型的内容的情况下运用他们的基本编程技能就能实现的，因此不需在此具体说明。
[0060]应该强调，术语“包括/包含”在本文使用时指特征、要素、步骤或组件的存在，但并不排除一个或更多个其它特征、要素、步骤或组件的存在或附加。
[0061]虽然已经详细说明了本实用新型及其优点，但是应当理解在不超出由所附的权利要求所限定的本实用新型的精神和范围的情况下可以进行各种改变、替代和变换。而且，本申请的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本实用新型的公开内容将容易理解，根据本实用新型可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此，所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。
【权利要求】
1.一种开关电路，包括第一 MOSFET和用于控制所述第一 MOSFET导通和截止的控制电路，其特征在于， 所述第一 MOSFET为P沟道型MOSFET ； 所述控制电路包括第一控制回路和第二控制回路； 所述第一控制回路与所述第一 MOSFET的栅极连接，用于控制所述第一 MOSFET的栅极电平； 所述第二控制回路连接在所述第一 MOSFET的栅极与源极之间，用于调节所述第一MOSFET的漏极电压的上升时间和下降时间。
2.根据权利要求1所述的开关电路，其特征在于: 所述第一控制回路包括第一电容、第一电阻、第二电阻、第三电阻和第二 MOSFET ； 其中， 所述第一电容的第一端、第一电阻的第一端、第二 MOSFET的栅极连接至控制电压端； 所述第一电容的第二端、第一电阻的第二端与所述第二 MOSFET的源极相连； 所述第二 MOSFET的漏极经串联的第二电阻和第三电阻连接至所述第一 MOSFET的栅极。
3.根据权利要求2所述的开关电路，其特征在于: 所述第二控制回路包括第二电容和第四电阻； 其中， 所述第二电容和第四电阻的第一端连接至外部电源； 所述第二电容和第四电阻的第二端经所述第三电阻连接至所述第一 MOSFET的栅极。
4.根据权利要求2或3任意一项所述的开关电路，其特征在于，还包括第三电容； 所述第三电容的第一端连接至所述第一 MOSFET的漏极，所述第三电容的第二端接地。
5.根据权利要求4所述的开关电路，其特征在于，还包括加速放电回路； 所述加速放电回路连接在所述第三电阻的第一端与所述第一 MOSFET的漏极之间，用于进一步缩短所述第一 MOSFET的漏极电压的上升时间和下降时间。
6.根据权利要求5所述的开关电路，其特征在于: 所述加速放电回路包括第五电阻、第六电阻、第七电阻、第一二极管、第四电容和第三MOSFET ； 其中， 所述第五电阻与所述第四电容并联，所述第五电阻和第四电容的第一端与所述第三MOSFET的源极接地； 所述第五电阻和第四电容的第二端、所述第三MOSFET的栅极与所述第一二极管的正极相连； 所述第三MOSFET的漏极连接在第二电阻与第三电阻之间； 所述第一二极管的负极经所述第六电阻连接至控制电压端； 所述第七电阻的第的一端与第四电容的第二端相连，第七电阻的第二端连接至第一MOSFET的漏极。
7.根据权利要求6所述的开关电路，其特征在于: 所述第二控制回路还包括第二二极管和第四MOSFET ；所述第二二极管的正极接地，所述第二二极管的负极连接至所述第四MOSFET的漏极；所述第四MOSFET的漏极还连接至所述第四电阻的第一端；所述第四MOSFET的栅极连接至所述控制电压端；所述第四MOSFET的源极连接至所述外部电源。
8.根据权利要求6所述的开关电路，其特征在于:所述控制电压端与控制电压端为同一个控制电压端。
【文档编号】H03K17/687GK204013456SQ201420447399
【公开日】2014年12月10日 申请日期:2014年8月8日 优先权日:2014年8月8日
【发明者】王成云, 张昱, 谢永斌 申请人:台达电子电源(东莞)有限公司