一种分数分频频率合成器杂散抑制方法
【专利摘要】本发明属于频率合成器杂散抑制【技术领域】，特别涉及一种分数分频频率合成器杂散抑制方法。其步骤为：得出分数分频频率合成器输出频谱的杂散频率与分数分频频率合成器输出频谱的峰值的频率间隔Δf；设置可变分频器，根据分数分频频率合成器的所需输出频率，确定分数分频频率合成器的输出频率控制参数；如果Δf≥mfL，则使用可变分频器对基准频率进行M分频，m为设定的自然数；如果0＜Δf＜mfL，则使用可变分频器对基准频率进行M+1分频；分数分频频率合成器根据分数分频频率合成器的输出频率控制参数，输出所需频率。
【专利说明】一种分数分频频率合成器杂散抑制方法
【技术领域】
[0001] 本发明属于频率合成器杂散抑制【技术领域】，特别涉及一种分数分频频率合成器杂 散抑制方法。
【背景技术】
[0002] 在传统的单一整数锁相环（PLL)频率合成器中，锁相环输出的频率间隔与鉴相频 率相等，要实现较精细的频率间隔，程序分频要增大，此时锁相环输出的相噪会恶化，而频 率分辨率越高，则鉴相频率越低，环路进入锁定的暂态时间就越长。所以传统的单一整数 PLL频率合成器是无法同时实现较高的频率分辨率和较快的频率转换时间的。分数分频频 率合成器很好的解决了传统的单一整数锁相环高鉴相频率与高的频率分辨率不能同时实 现的矛盾，也解决了传统的单一整数锁相环相位噪声和频率转换时间的矛盾，因此近年来 分数分频频率合成器得到了广泛应用，分数分频频率合成器有以下三种实现方法：小数分 频频率合成器、DDS (直接数字式频率合成）+PLL频率合成器、全数字式DDS频率合成器。然 而，由于分数分频比实际上是不同时间段的整数分频比的平均分频比，所以这三种分数分 频频率合成器都存在一个共同缺点：就是由于不同时段的分频比不一样，造成输出端中除 过主频谱外，还存在杂散。
【发明内容】
[0003] 本发明的目的在于提出一种分数分频频率合成器杂散抑制方法，本发明适用于所 有与分数分频有关的频率合成器。具有杂散抑制彻底，线路简单的特点。
[0004] 为实现上述技术目的，本发明采用如下技术方案予以实现。
[0005] -种分数分频频率合成器杂散抑制方法，其特征在于，所述分数分频频率合成器 内具有环路滤波器，所述环路滤波器的带宽为所述分数分频频率合成器杂散抑制方法 包括以下步骤：
[0006] 得出分数分频频率合成器输出频谱的杂散频率与分数分频频率合成器输出频谱 的峰值的频率间隔A f;
[0007] 在所述分数分频频率合成器的基准频率输入端设置一个可变分频器，所述可变分 频器用于对基准频率进行M分频或M+1分频，并用于将分频后的信号输出至所述分数分 频频率合成器中，M为大于1的自然数；根据分数分频频率合成器的所需输出频率，确定 与所述可变分频器的分频系数相对应的分数分频频率合成器的输出频率控制参数；如果 A f?彡mf^，则使用可变分频器对基准频率进行M分频，并利用可变分频器将经M分频后的 信号输出至所述分数分频频率合成器，m为设定的自然数；如果0 < A f < mf^，则使用可变 分频器对基准频率进行M+1分频，并利用可变分频器将经M+1分频后的信号输出至所述分 数分频频率合成器；
[0008] 分数分频频率合成器根据分数分频频率合成器的输出频率控制参数，输出所需频 率。
[0009] 本发明的特点和进一步改进在于：
[0010] 所述分数分频频率合成器为小数分频频率合成器，所述小数分频频率合成器包括 鉴相器、小数分频器、分频系数为整数R的参考分频器，所述参考分频器用于接收基准频 率，所述参考分频器的输出端电连接鉴相器的一个输入端；所述鉴相器的输出端依次串接 有环路滤波器和压控振荡器，所述压控振荡器的输出端在串接小数分频器之后电连接所述 鉴相器的另一个输入端，所述压控振荡器用于输出所需频率；所述分数分频频率合成器的 输出频率控制参数为所述小数分频频率合成器的分频系数；
[0011] 在设置可变分频器之后，根据分数分频频率合成器的所需输出频率、参考分频器 的分频系数，确定与所述可变分频器的分频系数相对应的小数分频频率合成器的分频系 数；如果Af>mfV，则使用可变分频器对基准频率进行M分频，并利用可变分频器将经M分 频后的信号输出至所述分数分频频率合成器，m为设定的自然数，m的取值范围为25至35 ; 如果0 <Af<mf^，则使用可变分频器对基准频率进行M+1分频，并利用可变分频器将经 M+1分频后的信号输出至所述分数分频频率合成器。
[0012] 所述分数分频频率合成器包括鉴相器、直接数字式频率合成器、分频系数为整数R 的参考分频器，所述参考分频器用于接收基准频率，所述参考分频器的输出端电连接鉴相 器的一个输入端；所述鉴相器的输出端依次串接有环路滤波器和压控振荡器，所述压控振 荡器的输出端在串接直接数字式频率合成器之后电连接所述鉴相器的另一个输入端，所述 压控振荡器用于输出所需频率；所述分数分频频率合成器的输出频率控制参数为所述直接 数字式频率合成器的生成频率；
[0013] 在设置可变分频器之后，根据分数分频频率合成器的所需输出频率、参考分频器 的分频系数，确定与所述可变分频器的分频系数相对应的直接数字式频率合成器的生成频 率；如果Af>mfV，则使用可变分频器对基准频率进行M分频，并利用可变分频器将经M分 频后的信号输出至所述分数分频频率合成器，m为设定的自然数，m的取值范围为8至12 ; 如果0 <Af<mf^，则使用可变分频器对基准频率进行M+1分频，并利用可变分频器将经 M+1分频后的信号输出至所述分数分频频率合成器。
[0014] 所述分数分频频率合成器输出频谱的杂散频率与分数分频频率合成器输出频谱 的峰值的频率间隔Af为：
[0015] Af=KX(f0modfD)
[0016] 其中，K为正整数，表示压控振荡器的输出频率，fD表示鉴相器的鉴相频率，mod 表示求余运算。
[0017] 本发明的有益效果为：采用可变参考频率的方法抑制分数分频频率合成器的杂 散，可实现全频段内良好的频谱质量，电路实现简单，只需对时钟频率进行适当调整，加入 一级单片的双模前置分频器或可变分频器，由程序控制分频比就可实现。本发明具有普遍 适用性。
【专利附图】
【附图说明】
[0018] 图1为小数分频频率合成器的电路原理框图；
[0019] 图2为小数分频频率合成器的基准频率输入端设置可变分频器后的结构示意图；
[0020] 图3为小数分频频率合成器的杂散抑制的流程示意图；
[0021] 图4为直接数字式频率合成器的电路原理框图；
[0022] 图5为直接数字式频率合成器进行杂散抑制时的结构示意图；
[0023] 图6为DDS+PLL频率合成器的电路原理框图；
[0024] 图7为DDS+PLL频率合成器进行杂散抑制时的结构框图；
[0025] 图8为DDS+PLL频率合成器进行杂散抑制的流程示意图；
[0026] 图9为直接数字式频率合成器的具体实施例的示意图；
[0027] 图10a是输出频率为87MHz时未进行杂散抑制时的直接数字式频率合成器的输出 频谱示意图；
[0028] 图10b是输出频率为87MHz时进行杂散抑制后的直接数字式频率合成器的输出频 谱示意图；
[0029] 图11是输出频率为95. 001MHz时未进行杂散抑制时的直接数字式频率合成器的 输出频谱示意图；
[0030] 图12是输出频率为95. 001MHz时进行杂散抑制后的直接数字式频率合成器的输 出频谱示意图。
【具体实施方式】
[0031] 下面结合附图对本发明作进一步说明：
[0032] 本发明实施例中，分数分频频率合成器为小数分频频率合成器、DDS(直接数字式 频率合成）+PLL频率合成器或全数字式DDS频率合成器（直接数字式频率合成器）。下面 分别针对分数分频频率合成器的这三种实现方式进行说明。
[0033] 参照图1，为小数分频频率合成器的电路原理框图。小数分频频率合成器包括鉴 相器、小数分频器、分频系数为整数R的参考分频器，参考分频器用于接收基准频率f；，参 考分频器的输出端电连接鉴相器的一个输入端；鉴相器的输出端依次串接有环路滤波器和 压控振荡器，压控振荡器的输出端在串接小数分频器之后电连接所述鉴相器的另一个输入 端，压控振荡器用于输出所需频率。
[0034] 对于小数分频频率合成器，它是利用不同时段采用不同分频比的方法实现的，其 小数分频比实际上是不同时间间隔的不同整数分频比的平均值，环路锁定时，小数分频器 输出频率与鉴相频率并不相等，会产生随时间变化的相位误差，经环路滤波器后产生的控 制电压对压控振荡器（VC0)进行周期性的调制，形成有规律的杂散。该杂散与分数分频频 率合成器输出频谱的峰值（主频谱）的频率间隔△f为：
[0035]Af=KX(f0modfD) (1)
[0036] 其中，K为正整数，4表示压控振荡器的输出频率，fD表示鉴相器的鉴相频率。 f〇modfD 为取f。除以fD 的余数。如：fD = 5MHz，f。= 50. 001MHz，贝丨JAfspur 为 1kHz的整数 倍，即在偏离主频谱lkHz、2kHz、3kHz、…的频率上存在杂散。
[0037] 杂散分布于分数分频频率合成器输出频谱的主频谱远端时，很容易被环路滤波器 滤除，当杂散逐渐靠近分数分频频率合成器输出频谱的主频谱时，环路滤波器滤除越来越 困难，经研究发现，当Af彡3〇4时，为环路滤波器带宽），杂散可以被滤波器基本滤除， 当Af<3〇4并逐渐靠近分频频率合成器输出频谱的主频谱时杂散很难被滤除。因此，在 本发明实施例中，在所述分数分频频率合成器的基准频率输入端设置一个可变分频器，所 述可变分频器用于对基准频率进行M分频或M+1分频，并用于将分频后的信号输出至所述 分数分频频率合成器中，M为大于1的自然数。
[0038] 参照图2,为小数分频频率合成器的基准频率输入端设置可变分频器后的结构示 意图。参照图3,为小数分频频率合成器的杂散抑制的流程示意图。本发明实施例中，在设 置可变分频器之后，根据分数分频频率合成器的所需输出频率和参考分频器的分频系数， 确定与所述可变分频器的分频系数相对应的小数分频器的分频系数。如果△f> 3〇4,则使 用可变分频器对基准频率进行M分频，并利用可变分频器将经M分频后的信号输出至所述 分数分频频率合成器；如果〇 <△f< 30&，则使用可变分频器对基准频率进行M+1分频， 并利用可变分频器将经M+1分频后的信号输出至分数分频频率合成器。这样，当杂散将会 出现在分数分频频率合成器输出频谱峰值的近端时，采用M+1分频，根据式（1)可以看出， 改变fD可改变杂散与分数分频频率合成器输出频谱的峰值的频率间隔，这样，可以将分数 分频频率合成器输出频谱的峰值近端杂散转移至远端，由环路滤波器将其滤除，起到了很 好的杂散抑制作用。
[0039] 参照图4,为直接数字式频率合成器的电路原理框图。直接数字式频率合成器包 括相位累加器、波形存储器、数模转换器、低通滤波器，相位累加器、波形存储器和数模转换 器（D/A转换器）分别用于接收基准频率f。，相位累加器在基准频率f。的推动下，对频率控 制字进行累加，瞬时累加结果作为一个地址在波形存储器中寻址，得到相应的幅度序列，再 通过D/A转换后得到模拟的阶梯电压，最后经过低通滤波器得到平滑的信号。全数字式DDS 频率合成器具有频率分辨率高、频率转换时间快、输出相位噪声低、杂散抑制差等特点。
[0040] 全数字式DDS频率合成器的杂散主要由相位截断误差、幅度量化误差、D/A转换器 非线性误差引起的。相位截断误差是由于波形储存器ROM存储量的影响，在N位累加器中， 高M'位用来寻址，而低N-M'位被舍弃，这样就产生了相位误差。相位截断误差引起的杂散 间AfSpUrphaseerrQr 为：
【权利要求】
1. 一种分数分频频率合成器杂散抑制方法，其特征在于，所述分数分频频率合成器内 具有环路滤波器，所述环路滤波器的带宽为片；所述分数分频频率合成器杂散抑制方法包 括W下步骤： 得出分数分频频率合成器输出频谱的杂散频率与分数分频频率合成器输出频谱的峰 值的频率间隔Af ; 在所述分数分频频率合成器的基准频率输入端设置一个可变分频器，所述可变分频器 用于对基准频率进行M分频或M+1分频，并用于将分频后的信号输出至所述分数分频频率 合成器中，M为大于1的自然数；根据分数分频频率合成器的所需输出频率，确定与所述可 变分频器的分频系数相对应的分数分频频率合成器的输出频率控制参数；如果Af > m片， 则使用可变分频器对基准频率进行M分频，并利用可变分频器将经M分频后的信号输出至 所述分数分频频率合成器，m为设定的自然数；如果0< A f<mfV，则使用可变分频器对基准频 率进行M+1分频，并利用可变分频器将经M+1分频后的信号输出至所述分数分频频率合成 器； 分数分频频率合成器根据分数分频频率合成器的输出频率控制参数，输出所需频率。
2. 如权利要求1所述的一种分数分频频率合成器杂散抑制方法，其特征在于，所述分 数分频频率合成器为小数分频频率合成器，所述小数分频频率合成器包括鉴相器、小数分 频器、分频系数为整数R的参考分频器，所述参考分频器用于接收基准频率，所述参考分频 器的输出端电连接鉴相器的一个输入端；所述鉴相器的输出端依次串接有环路滤波器和压 控振荡器，所述压控振荡器的输出端在串接小数分频器之后电连接所述鉴相器的另一个输 入端，所述压控振荡器用于输出所需频率；所述分数分频频率合成器的输出频率控制参数 为所述小数分频频率合成器的分频系数； 在设置可变分频器之后，根据分数分频频率合成器的所需输出频率、参考分频器的分 频系数，确定与所述可变分频器的分频系数相对应的小数分频频率合成器的分频系数；女口 果A f > ，则使用可变分频器对基准频率进行M分频，并利用可变分频器将经M分频后 的信号输出至所述分数分频频率合成器，m为设定的自然数，m的取值范围为25至35 ;如果 0< A f<m片，则使用可变分频器对基准频率进行M+1分频，并利用可变分频器将经M+1分频 后的信号输出至所述分数分频频率合成器。
3. 如权利要求1所述的一种分数分频频率合成器杂散抑制方法，其特征在于，所述分 数分频频率合成器包括鉴相器、直接数字式频率合成器、分频系数为整数R的参考分频器， 所述参考分频器用于接收基准频率，所述参考分频器的输出端电连接鉴相器的一个输入 端；所述鉴相器的输出端依次串接有环路滤波器和压控振荡器，所述压控振荡器的输出端 在串接直接数字式频率合成器之后电连接所述鉴相器的另一个输入端，所述压控振荡器用 于输出所需频率；所述分数分频频率合成器的输出频率控制参数为所述直接数字式频率合 成器的生成频率； 在设置可变分频器之后，根据分数分频频率合成器的所需输出频率、参考分频器的分 频系数，确定与所述可变分频器的分频系数相对应的直接数字式频率合成器的生成频率； 如果A f > mfy则使用可变分频器对基准频率进行M分频，并利用可变分频器将经M分频 后的信号输出至所述分数分频频率合成器，m为设定的自然数，m的取值范围为8至12 ;女口 果0< A f<mfy则使用可变分频器对基准频率进行M+1分频，并利用可变分频器将经M+1分 频后的信号输出至所述分数分频频率合成器。
4.如权利要求1所述的一种分数分频频率合成器杂散抑制方法，其特征在于，所述分 数分频频率合成器输出频谱的杂散频率与分数分频频率合成器输出频谱的峰值的频率间 隔A f为： Af=KX斯111〇壯口） 其中，K为正整数，f。表示压控振荡器的输出频率，f。表示鉴相器的鉴相频率，mod表示 求余运算。
【文档编号】H03L7/08GK104467827SQ201410851192
【公开日】2015年3月25日 申请日期:2014年12月31日 优先权日:2014年12月31日
【发明者】李关策, 毛鸿书, 赵玉振 申请人:陕西烽火电子股份有限公司