带有数字可编程选通窗的模数转换器的制造方法
【专利摘要】本发明公开了一种带有数字可编程选通窗的模数转换器，解决了现有模数转换器功耗浪费的问题。所述模数转换器包括采样保持电路、比较器、数模转换电路、逐次逼近寄存器和逻辑控制器，所述采样保持电路和数模转换电路共用电容阵列；所述电容阵列用于采集模拟信号，并在逐次逼近时将差分电压按规律变化以实现每个比较位输出，所述电容阵列的数字编程开关控制选通窗幅度大小；所述比较器用于比较双侧电容阵列上极板电压大小，供给逻辑控制器进行后续逻辑控制及输出该位数字编码；所述逻辑控制器用于提供给系统逐次逼近算法的控制信号，根据转换信号与选通窗大小的比较来确定是依序切换电容，还是跳过选通位以上高位电容的翻转，直接进行低位电容比较。
【专利说明】带有数字可编程选通窗的模数转换器
【技术领域】
[0001]本发明涉及电子电路【技术领域】，尤其涉及一种带有数字可编程选通窗的模数转换器。
【背景技术】
[0002]近年来，医用神经电子学器件发展迅猛，人类由最初的通过大型设备对身体各项指标进行监控、治疗，逐渐发展到通过便携设备对生命体征进行实时监控与数据传输。为了更长时间地使用便携式设备，降低设备使用芯片的功耗就成为便携式神经信号采集系统的必然趋势。在不同的神经信号采集系统中，MEMS(Micro-Electro-Mechanical Systems,微机电系统)感应器与前端放大电路都不尽相同，需要根据实际信号情况进行设计。而模数转换器是所有神经信号采集系统都必需的组件之一，它负责着将采集到的信号数字化输出的重要任务。因此，模数转换器功耗的降低对各种神经信号采集系统总体功耗的降低都具有积极的意义。
[0003]由于极低功耗的限制要求，应用于神经信号采集系统的模数转换器必须满足苛刻的功耗限制。逐次逼近型模数转换构架以其较低的功率消耗成为面向神经信号采集应用模数转换器的首选架构。
[0004]在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题:
[0005]由于逐次逼近型模数转换器每次数字化模拟信号，需要遍历所有位电容，在电容翻转上消耗的电流过大，而神经信号具有小幅度噪声持续时间长、信息脉冲间隔出现的特性，因此对大部分时间而言，模数转换器高位电容在噪声转化时的翻转造成功耗的浪费。
【发明内容】
[0006]本发明提供的带有数字可编程选通窗的模数转换器，能够降低神经信号采集系统中模数转换器的功耗。
[0007]本发明提供一种带有数字可编程选通窗的模数转换器，包括采样保持电路、比较器、数模转换电路、逐次逼近寄存器和逻辑控制器，所述采样保持电路和数模转换电路共用电容阵列，所述电容阵列的上极板为输出端，与所述比较器的输入相连；
[0008]所述电容阵列，用于采集模拟信号，并在逐次逼近时将差分电压按规律变化以实现每个比较位输出，所述电容阵列的数字编程开关控制选通窗幅度大小；
[0009]所述比较器，用于比较双侧电容阵列上极板电压大小，供给逻辑控制器进行后续逻辑控制及输出该位数字编码；
[0010]所述逻辑控制器，用于提供给系统逐次逼近算法的控制信号，根据转换信号与选通窗大小的比较来确定是依序切换电容，还是跳过选通位以上高位电容的翻转，直接进行低位电容比较。
[0011]本发明提供的带有数字可编程选通窗的模数转换器，由数字编程控制选通窗选通位，即可改变选通窗大小；逻辑控制器能够自动跳过选通窗编程位以上高控制位的电容翻转过程，从而缩短了数字化时间，降低了电容翻转的功耗。选通窗的数字编程选择设计以及与电容阵列的复用技术，使得选通窗幅度的选择便捷、准确而简单，使模数转换器更具实用性与广泛的适用性。
【专利附图】
【附图说明】
[0012]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
[0013]图1为本发明实施例提供的带有数字可编程选通窗的模数转换器的构架；
[0014]图2为本发明实施例提供的带有数字可编程选通窗的模数转换器的算法逻辑流程图；
[0015]图3为本发明实施例提供的神经信号展示图；
[0016]图4为本发明实施例提供的带有数字可编程选通窗的模数转换器与不带数字可编程选通窗的模数转换器的差分电容阵列上电压变化的对比图。
【具体实施方式】
[0017]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
[0018]本发明实施例提供一种带有数字可编程选通窗的模数转换器，如图1所示，为所述带有数字可编程选通窗的模数转换器的构架，包括采样保持电路、比较器、数模转换电路、逐次逼近寄存器和逻辑控制器，所述采样保持电路和数模转换电路共用电容阵列，且电容阵列中的权重按照二进制分配，整个电容阵列的上极板为输出端，与所述比较器的输入相连；
[0019]所述电容阵列，用于采集模拟信号，并在逐次逼近时将差分电压按规律变化以实现每个比较位输出，所述电容阵列的数字编程开关控制选通窗幅度大小；
[0020]所述比较器，用于比较双侧电容阵列上极板电压大小，供给逻辑控制器进行后续逻辑控制及输出该位数字编码；
[0021]所述逻辑控制器，用于提供给系统逐次逼近算法的控制信号，根据转换信号与选通窗大小的比较来确定是依序切换电容，还是跳过选通位以上高位电容的翻转，直接进行低位电容比较。
[0022]其中，采样信号进入系统在判别输出符号位后，第二个比较周期先与指定选通窗进行比较，当信号小于选通窗大小，则逻辑控制器直接跳过高位电容比较阶段，并自动匹配选通窗编程位以上比较位相应输出数字码；当信号大于选通窗大小，则逻辑控制器按照常规逐次逼近逻辑运行，从最高位电容开始比较。
[0023]其中，所述模数转换器的选通窗通过与逐次逼近电容阵列复用实现。
[0024]其中，所述模数转换器的选通窗共有N-1位控制位，其中N为模数转换器的转换位数，通过对所述选通窗数字位的控制改变选通窗的幅度大小。
[0025]其中，当采样信号小于选通窗大小时，数字控制逻辑在自动跳过高位电容比较的同时，逻辑控制器自动给高位比较位输出赋值，确保模数转换输出数字码的完整性与正确性。
[0026]对于N位逐次逼近寄存器型差分模数转换器而言，差分两端电容阵列完全相同，每侧电容阵列应含有N-2个电容，若单位电容值设为C，则最高位(MSB)电容大小为2N_2C，最低位(LSB)电容大小为C。差分电容阵列双侧电容的上极板，分别接到比较器的正负输入端。差分电容阵列双侧电容的下极板，在采样时刻分别被连入差分模拟信号进行采样；在转换时刻，电容被数字模块控制连入VMfp或者VMfn，以实现差分电压逐次逼近比较。
[0027]其工作流程为:差分模拟输入电压Vip和Vin由对称差分电容阵列下极板采集并保持；第一个比较周期开始后，电容阵列下极板与输入断开，接入参考电平VMfp*VMfn，在该周期内，比较结果指示Vip和Vin的大小，即输出数字码的符号位，将其存入逐次逼近寄存器的最高位；之后，根据符号位，逻辑控制器将操纵最高位电容下极板接入VMfp或VMfn，而其余电容下极板接入电平不变，得出(Vip-Vin)与(VMfp-V_)/2的大小，并将结果写入逐次逼近寄存器次高位，然后根据二进制搜索算法，电容阵列的电容下极板将根据上一位寄存器比较结果，有规律变化当前位电容下极板接入的参考电压，直至最低有效位比较结束。整个过程结束，即完成了一次模拟量到数字量的转换，N位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。
[0028]如图2所示，为所述带有数字可编程选通窗的模数转换器的算法逻辑流程图。图3所示为一般神经信号展示图，在神经信号中，带有信息的冲突信号(AP)间隔出现，其余大部分时间为小幅度的噪声信号。因此，在神经信号数字化时，带有选通窗的模数转换器具有明显的优势，它避免了噪声信号转化时高位电容的翻转，从而为系统节省了大部分功耗。而对于不同的神经信号，如脑电信号、心电信号和肌电信号等，由于产生部位和信号强弱不同，噪声信号的幅度也不尽相同。因此选择窗大小的数字编程可控特性，使得本发明可以将应用拓展到多种神经信号探测系统中。
[0029]本发明实施例提供的带有数字可编程选通窗通过控制指定位差分电容阵列开关接入相应参考电压VMfp或Vrefn实现。数字可编程选通窗控制信号nsas，选值范围为I到N-1的整数，N为模数转换器位数。以10位模数转换器为例，若选通窗的数字控制码为010000000，则意味着数字码将控制开关S7+和S7_在选通窗与Vaw= Vip-Vin比较阶段，分别根据Vip和Vin的大小关系接入Vrefp或Vrefn,从而实现Vaw= Vip-Vin直接与V34ms =(Vrefp-Vrefn)It的比较，进而决定后续逻辑控制流程走向。
[0030]当模数转换开始后，电容采样周期结束后，第一个比较周期确定比较器差分输入两端信号大小，即确定输出数字码的符号位，该结果输入逻辑控制器。在第二个比较周期，逻辑控制器根据提前写入的选通窗数字控制位、结合第一个比较输出确定的数字码，将差分电容阵列对应指定位分别接入Vrefp或者VMfn，以实现在此周期内对采样信号Vaw=Vip-Vin与选通窗信号Vms= (v_-v_)/2n选通窗进行比较。(其中nsas为数字编程选通窗控制信号，选值范围为I到N-1的整数，N为模数转换器位数)当V—与Vsm比较结束后，比较器将结果输入给逻辑控制器，若结果为1，即Vaw大于Vsm，则逻辑控制器将在第二个周期改变的选通窗电容位开关重新接入采样状态，使得电容阵列上极板电容恢复采样电压，然后在第三个比较周期，逻辑控制器按照传统逐次逼近算法从控制最高位电容翻转开始，使Vaw逐个与阶梯电压进行比较，直至全部数字位转化完毕；若结果为O，即Vaw小于Vsas,则逻辑控制器将跳过选通窗数字控制位之上的高位电容翻转阶段，并赋予这些高位比较位正确的输出结果，在第三个比较周期，逻辑控制器将从选通窗选择位开始遍历其之下位的电容阵列，直至全部数字位转化完毕。
[0031]本发明所涉及的逻辑控制算法是在传统二进制搜索算法的基础上添加了选通窗设计，从而实现了更加快速便捷完成模拟信号数字化的过程。其整个电路的运行流程可以从差分电容阵列上极板电压V+和V-的变化清晰说明。
[0032]如图4所示，在同步时序逐次逼近寄存器型模数转换器中:第一个时钟周期用来对电路各个部分进行清零，对电容阵列前次比较的残余电荷进行泄放；第二个时钟周期完成模拟电压采样；第三个时钟周期开始，比较器迅速对Vip和Vin的大小做出判断，并作为指导对应选通窗数字位正端电容和负端电容分别连入VMfp或VMfn的依据，且V+和V-电压随着选定位电容下极板接入参考电压的变化而变化；第四个时钟周期开，比较器快速输出第三个周期V+和V-的电压比较结果，并指导相应电容位开关动作，其结果为Vaw= Vip-Vin与
V选通窗=(Vrefp-Vrefn)/2η?通窗的大小；
[0033]若Vaw小于VSM，则在第五个时钟周期开始，电容阵列将从选通窗数字编程位开始，按照二进制搜索算法，遍历选通窗数字编程码以下的各个位，而跳过高位电容的比较过程，且根据Vip和Vin大小比较结果，对各个高位输出数字码正确赋值I或者O ;
[0034]若Vaw大于VSM，则在第五个时钟周期开始，电容阵列从最高位开始，按照二进制搜索算法，逐一比较得出各位数字输出结果。
[0035]本发明所基于的思想是在逻辑控制器中，由数字编程控制选通窗选通位，即可改变选通窗大小。同时，当比较出采样电压小于选通窗电压时，逻辑控制器自动跳过选通窗编程位以上高控制位电容翻转过程，从而降低了电容翻转功耗，节省了比较时间，提高了芯片使用灵活度。此外，逻辑控制器的算法设计，不限于比较器形式与电容阵列位数，具有应用的广泛适用性。
[0036]本发明基于电容阵列采样电荷守恒原理，设计的选通窗大小由数字开关控制电容阵列变化生成，当采样电压大于选通窗大小时，电容阵列可恢复采样电压，从而不影响其重新进行传统逐次逼近算法比较。电荷守恒原则从理论上确保了上述过程的正确进行，即是否添加选通窗功能，并不会影响采样电荷的多少，因此，当信号大于选通窗时，可以继续恢复按照原始二进制搜索算法运行，而不影响其正确性。从图4中可以看出，未带选通窗的传统模数转换器在小信号采样时浪费了大量的功耗和比较时间，而本发明实施例提供的带有可编程选通窗的模数转换器不仅避免了高位电容的翻转，还缩短了数字化时间，降低了功耗。
[0037]本发明实施例中选通窗的基准电平无需外部提供，而是通过数字算法与电容阵列的开关复用实现，且选通窗的大小可以根据选择的电容位来精确改变，便捷高效，且可将应用拓展到不同噪声情况的神经信号数字化应用。此外，本发明实施例中对输入信号的共模电平没有特殊要求，使得该发明的实际应用成为可能。
[0038]本发明实施例提供的带有数字可编程选通窗的模数转换器可适用于多种神经信号的采集系统，例如脑神经信号、心电神经信号、肌电神经信号等信号采集系统，以及其他低功耗模数转换系统中。选通窗的引入使得小信号噪声通过采集系统时，避免高位大电容的电平翻转，从而将大幅度降低系统功耗。选通窗的数字编程选择设计以及与电容阵列的复用技术，使得选通窗幅度的选择便捷、准确而简单，使模数转换器更具实用性与广泛的适用性。
[0039]以上所述，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
【权利要求】
1.一种带有数字可编程选通窗的模数转换器，包括采样保持电路、比较器、数模转换电路、逐次逼近寄存器和逻辑控制器，其特征在于:所述采样保持电路和数模转换电路共用电容阵列，所述电容阵列的上极板为输出端，与所述比较器的输入相连； 所述电容阵列，用于采集模拟信号，并在逐次逼近时将差分电压按规律变化以实现每个比较位输出，所述电容阵列的数字编程开关控制选通窗幅度大小； 所述比较器，用于比较双侧电容阵列上极板电压大小，供给逻辑控制器进行后续逻辑控制及输出该位数字编码； 所述逻辑控制器，用于提供给系统逐次逼近算法的控制信号，根据转换信号与选通窗大小的比较来确定是依序切换电容，还是跳过选通位以上高位电容的翻转，直接进行低位电容比较。
2.根据权利要求1所述的带有数字可编程选通窗的模数转换器，其特征在于，采样信号进入系统在判别输出符号位后，第二个比较周期先与指定选通窗进行比较，当信号小于选通窗大小，则逻辑控制器直接跳过高位电容比较阶段，并自动匹配选通窗编程位以上比较位相应输出数字码；当信号大于选通窗大小，则逻辑控制器按照常规逐次逼近逻辑运行，从最高位电容开始比较。
3.根据权利要求1所述的带有数字可编程选通窗的模数转换器，其特征在于，所述模数转换器的选通窗通过与逐次逼近电容阵列复用实现。
4.根据权利要求1所述的带有数字可编程选通窗的模数转换器，其特征在于，所述模数转换器的选通窗共有N-1位控制位，其中N为模数转换器的转换位数，通过对所述选通窗数字位的控制改变选通窗的幅度大小。
5.根据权利要求1所述的带有数字可编程选通窗的模数转换器，其特征在于，当采样信号小于选通窗大小时，数字控制逻辑在自动跳过高位电容比较的同时，逻辑控制器自动给高位比较位输出赋值，确保模数转换输出数字码的完整性与正确性。
【文档编号】H03M1/38GK104410419SQ201410743034
【公开日】2015年3月11日 申请日期:2014年12月8日 优先权日:2014年12月8日
【发明者】刘畅, 阎跃鹏 申请人:中国科学院微电子研究所