基于忆阻器的含x方的Lorenz型超混沌系统的构建方法及电路的利记博彩app
【专利摘要】本发明涉及一种基于忆阻器的含x方的Lorenz型超混沌系统的构建方法及电路，利用运算放大器U1、运算放大器U2、运算放大器U3和电阻、电容实现加法、反相和积分运算，利用乘法器U4、和乘法器U5实现系统中的乘法运算，利用运算放大器U6和乘法器U7及乘法器U8实现本发明中的忆阻器模型，运算放大器U1连接运算放大器U2、运算放大器U6和乘法器U4、乘法器U5、乘法器U8，运算放大器U2连接运算放大器U3和乘法器U4，运算放大器U3连接乘法器U5，运算放大器U6连接乘法器U7和乘法器U8，乘法器U7连接乘法器U8，本发明在含x方的Lorenz型混沌系统的基础上，利用一个忆阻元件增加一维构成四维超混沌系统，提出了忆阻器应用于超混沌系统的新方法。
【专利说明】基于忆阻器的含X方的Lorenz型超混沌系统的构建方法及 电路
【技术领域】
[0001] 本发明涉及一种混沌系统及电路实现，特别涉及一种基于忆阻器的含X方的 Lorenz型超混沌系统的构建方法及电路。
【背景技术】
[0002] 当前，构造四维超混沌的方法主要是在三维混沌系统的基础上，增加一维构成四 维超混沌系统，忆阻器作为2008年惠普实验室新发现的物理元件，可以代替蔡氏电路中的 蔡氏二极管构成四维混沌系统，在蔡氏电路中要构成超混沌则需要2个忆阻元件，因此需 要五维或五维以上的系统，在具有忆阻元件的四维系统中实现超混沌的系统电路还比较 少，忆阻器应用于四维超混沌系统的方法还没有被提出，这是现有技术的不足之处。
【发明内容】
[0003] 本发明要解决的技术问题是提供一种基于忆阻器的含x方的Lorenz型超混沌系 统的构建方法及电路：
[0004] 1.基于忆阻器的含X方的Lorenz型超混沌系统的构建方法，其特征在于，包括以 下步骤：
[0005] (1)含x方的Lorenz型混沛系统i为：
[0006]
【权利要求】
1.基于忆阻器的含X方的Lorenz型超混沌系统的构建方法，其特征在于，包括以下步 骤： (1) 含X方的Lorenz型混沛系统i为：
式中x，y，z为状态变量； (2) 本发明采用的忆阻器为磁控忆阻器模型ii为： (}(φ) - ηιφ + ηφ' ii 其中表示磁控忆阻，供表示磁通量，m, η是大于零的参数； (3) 对ii的磁控忆阻器模型求导得忆导器模型iii为： W (φ) - dq{(p)! dφ = m + Ζηψ' iii F(㈧表示磁控忆导，m，η是大于零的参数； (4) 把磁控忆导器模型iii作为一维系统变量，加在含X方的Lorenz型混沌系统的第 二方程上，获得一种基于忆阻器的含X方的Lorenz型超混沌系统iv :
式中 X，y, Z, u 为状态变量，参数值 a = 20, b = 14, c = 10. 6, h = 2. 8, m = 10, η = 0. 008, k = 2 ； (5) 基于系统iv构造的电路，利用运算放大器Ul、运算放大器U2、运算放大器U3和电 阻、电容实现加法、反相和积分运算，利用乘法器U4和乘法器U5实现系统中的乘法运算，利 用运算放大器U6和乘法器U7、乘法器U8及电容实现本发明中的忆阻器模型，所述运算放大 器Ul、U2和U3采用LF347BN，所述乘法器U4、U5、U7和U8采用AD633JN，所述运算放大器 U6 采用 LF353N ; 所述运算放大器U1的第1引脚通过电阻Cx连接第2引脚，通过电阻R2连接第6引脚， 通过电阻Ryl接运算放大器U2的第13引脚，第1引脚直接连接乘法器U5的第1引脚和第 3引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE， 第8引脚、第9引脚悬空，第6引脚通过电阻R3连接第7引脚，第7引脚通过电阻Rxl连接 第13引脚，通过忆阻器Ry4接运算放大器U2的第13引脚，第7引脚直接连接乘法器U4的 第1引脚，第13引脚通过电阻Rx连接第14引脚，第14引脚通过电阻Rl连接第2引脚； 所述运算放大器U2的第1引脚、第2引脚、第6引脚、第7引脚悬空，第3引脚、第5引 脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚通过电阻Ry2 接第13引脚，通过电阻Rx2接运算放大器Ul的第13引脚，通过电容Cy接第9引脚，第13 引脚通过电阻Ry接第14引脚，第14引脚通过电阻R4接第9引脚； 所述运算放大器U3的第1引脚通过电容Cz接第2引脚，通过电阻R6接第6引脚，第I 引脚直接连接乘法器U4的第3引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4 引脚接VCC，第11引脚接VEE，第8引脚、第9引脚悬空，第6引脚通过电阻R7接第7引脚， 第7引脚通过电阻Rz2接第13引脚，第13引脚通过电阻Rz接第14引脚，第14引脚通过 电阻R5接第2引脚； 所述乘法器U4的第1引脚连接运算放大器Ul的第7引脚，第2引脚、第4引脚、第6 引脚接地，第3引脚连接运算放大器U3的第1引脚，第5引脚接VEE，第8引脚接VCC，第7 引脚通过电阻Ry3接运算放大器U2的第13引脚； 所述乘法器U5的第1引脚和第3引脚连接运算放大器Ul的第1引脚，第2引脚、第4 引脚、第6引脚接地，第5引脚接VEE，第8引脚接VCC，第7引脚通过电阻Rzl接运算放大 器U3的第13引脚。
2. 根据权利要求1所述磁控忆导器由运算放大器U6和乘法器U7及乘法器U8实现，所 述运算放大器U6连接运算放大器Ul和乘法器U7及乘法器U8,乘法器U7连接乘法器U8， 乘法器U8连接运算放大器U2 ; 所述运算放大器U6的第1引脚、第2引脚、第3引脚悬空，第4引脚接VEE，第5引脚 接地，第6引脚通过电容C4接第7引脚，通过电阻R8连接运算放大器Ul的第7引脚，第7 引脚直接连接乘法器U7的第1引脚和第3引脚，第8引脚接VCC ; 所述乘法器U7的第1引脚和第3引脚连接运算放大器U6的第7引脚，第2引脚、第4 引脚、第6引脚接地，第5引脚接VEE，第7引脚接乘法器U8的第3引脚，第8引脚接VCC ; 所述乘法器U8的第1引脚通过电阻R8接运算放大器U6的第6引脚，通过电阻RlO和 电阻R9的串联接第7引脚，第1引脚直接连接运算放大器Ul的第7引脚，第2引脚、第4 引脚、第6引脚接地，第5引脚接VEE，第7引脚通过电阻R9接运算放大器U2的第13引脚， 第8引脚接VCC。
3. 基于忆阻器的含X方的Lorenz型超混沌系统电路，其特征在于，利用运算放大器 Ul、运算放大器U2、运算放大器U3和电阻、电容实现加法、反相和积分运算，利用乘法器U4、 和乘法器U5实现系统中的乘法运算，利用运算放大器U6和乘法器U7及乘法器U8实现本 发明中的忆阻器模型，运算放大器Ul连接运算放大器U2、运算放大器U6和乘法器U4、乘法 器U5、乘法器U8,运算放大器U2连接运算放大器U3和乘法器U4,运算放大器U3连接乘法 器U5,运算放大器U6连接乘法器U7和乘法器U8,乘法器U7连接乘法器U8,所述运算放大 器Ul、U2和U3采用LF347BN，所述乘法器U4、U5、U7和U8采用AD633JN，所述运算放大器 U6 采用 LF353N ; 所述运算放大器U1的第1引脚通过电阻Cx连接第2引脚，通过电阻R2连接第6引脚， 通过电阻Ryl接运算放大器U2的第13引脚，第1引脚直接连接乘法器U5的第1引脚和第 3引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE， 第8引脚、第9引脚悬空，第6引脚通过电阻R3连接第7引脚，第7引脚通过电阻Rxl连接 第13引脚，通过忆阻器Ry4接运算放大器U2的第13引脚，第7引脚直接连接乘法器U4的 第1引脚，第13引脚通过电阻Rx连接第14引脚，第14引脚通过电阻Rl连接第2引脚； 所述运算放大器U2的第1引脚、第2引脚、第6引脚、第7引脚悬空，第3引脚、第5引 脚、第10引脚、第12引脚接地，第4引脚接VCC，第11引脚接VEE，第8引脚通过电阻Ry2 接第13引脚，通过电阻Rx2接运算放大器Ul的第13引脚，通过电容Cy接第9引脚，第13 引脚通过电阻Ry接第14引脚，第14引脚通过电阻R4接第9引脚； 所述运算放大器U3的第1引脚通过电容Cz接第2引脚，通过电阻R6接第6引脚，第1 引脚直接连接乘法器U4的第3引脚，第3引脚、第5引脚、第10引脚、第12引脚接地，第4 引脚接VCC，第11引脚接VEE，第8引脚、第9引脚悬空，第6引脚通过电阻R7接第7引脚， 第7引脚通过电阻Rz2接第13引脚，第13引脚通过电阻Rz接第14引脚，第14引脚通过 电阻R5接第2引脚； 所述乘法器U4的第1引脚连接运算放大器Ul的第7引脚，第2引脚、第4引脚、第6 引脚接地，第3引脚连接运算放大器U3的第1引脚，第5引脚接VEE，第8引脚接VCC，第7 引脚通过电阻Ry3接运算放大器U2的第13引脚； 所述乘法器U5的第1引脚和第3引脚连接运算放大器Ul的第1引脚，第2引脚、第4 引脚、第6引脚接地，第5引脚接VEE，第8引脚接VCC，第7引脚通过电阻Rzl接运算放大 器U3的第13引脚； 所述运算放大器U6的第1引脚、第2引脚、第3引脚悬空，第4引脚接VEE，第5引脚 接地，第6引脚通过电容C4接第7引脚，通过电阻R8连接运算放大器Ul的第7引脚，第7 引脚直接连接乘法器U7的第1引脚和第3引脚，第8引脚接VCC ; 所述乘法器U7的第1引脚和第3引脚连接运算放大器U6的第7引脚，第2引脚、第4 引脚、第6引脚接地，第5引脚接VEE，第7引脚接乘法器U8的第3引脚，第8引脚接VCC ; 所述乘法器U8的第1引脚通过电阻R8接运算放大器U6的第6引脚，通过电阻RlO和 电阻R9的串联接第7引脚，第1引脚直接连接运算放大器Ul的第7引脚，第2引脚、第4 引脚、第6引脚接地，第5引脚接VEE，第7引脚通过电阻R9接运算放大器U2的第13引脚， 第8引脚接VCC。
【文档编号】H03K19/00GK104378197SQ201410724368
【公开日】2015年2月25日 申请日期:2014年12月3日 优先权日:2014年12月3日
【发明者】王忠林 申请人:王忠林