一种基于概率计算的线性分组码模拟译码器设计方法
【专利摘要】本发明涉及一种基于概率计算的线性分组码的模拟译码器的设计方法，属于信号处理【技术领域】，包括以下步骤：(1)由线性分组码的H矩阵与因子图的对应关系得到其因子图；(2)通过等效门、概率异或门两种门电路实现因子图中节点的相应功能；(3)通过度数为3的概率门电路实现任意度数的概率门电路模块；(4)特殊节点的实现；(5)根据因子图中变量节点与校验节点之间的连线关系，将步骤二到步骤四中介绍的相应等效门与概率异或门相连，实现模拟译码器的结构。对比现有设计方法，本发明方法将模拟译码器的器件(两种门电路)与因子图模型一一对应，设计流程清晰、搭建快捷，应用本发明方法所搭建的模拟译码器可扩展性好，具有广泛的适用性。
【专利说明】一种基于概率计算的线性分组码模拟译码器设计方法
【技术领域】
[0001] 本发明涉及一种模拟译码器的设计方法，特别涉及一种基于概率计算的线性分组 码的模拟译码器的设计方法，属于通信信号处理【技术领域】。
【背景技术】
[0002] 在数字通信系统中，为了保证传输信息的可靠性，通常会采用信道编码技术，而线 性分组码凭借其结构简洁、性能优越，已广泛应用于现代数字通信系统中。低密度奇偶校验 码（LDPC,LowDensityParityCheckCode)是由RobertG.Gallager博士于 1963 年提出 的一类具有稀疏校验矩阵的线性分组码，由于其具有能够逼近香农限的性能，因此成为应 用最广泛的一类线性分组码。
[0003] 置信传播（简称BP算法），是一种基于图模型的消息传递算法，该算法是目前 LDPC等线性分组码的一种常用译码算法。算法中迭代的过程即为消息在变量节点与校验节 点之间传递的过程，其译码方法可通过因子图表述。
[0004] 在信道编译码的各个实现环节中，译码器的性能是能否充分发挥信道编码性能的 关键因素之一。目前所采用的线性分组码译码器基本都是基于数字逻辑进行实现的。针对 目前应用最广泛的LDPC码，数字译码芯片受到功耗、速率、散热等问题制约，难以实现高性 能、低功耗的LDPC译码器。
[0005] 2000 年Hans-AndreaLoeliger,FelixLustenberger,MarkusHelfenstein, FelixTarkoy("ProbabilityPropagationandDecodinginAnalogVLSI"）提出 "和积算法"可以通过模拟电路实现，模拟译码器相比于数字译码器有着更快的处理速度 和更低的功率消耗，这种优势最多可以达到两个数量级的水平。2002年MohammandM.和 NareshR.Shanbhag( "Low-PowerVLSIDecoderArchitecturesforLDPCCodes，'， ISLPED'02,August12-14, 2002,Monterey,California,USA.)提出传统数字译码器架构为 实现显著的译码效果需要以大量的功耗和资源的消耗为代价。2007年AbuBaker，Soumik Ghosh,AshokKumar,MagdyBayoumi,RaficAyoubi("DesignandRealizationofAnalog Phi-FunctionforLDPCDecoder"）针对数字译码器在功耗、芯片面积存在的问题提出了 一种基于9函数的LDPC模拟译码电路结构，通过仿真和搭建模型说明此种模拟电路在和数 字电路实现相同译码功能的前提下，可减少10%以上的功耗，收敛时间可减少50%以上， 而电路面积也仅仅为数字译码器芯片的40 %以下。
【发明内容】
[0006] 本发明的目的是为解决传统数字译码器在功耗、速率、散热等方面的问题，并且针 对现有模拟译码电路，提出一种电路器件与因子图模型一一对应的结构最优模拟译码器的 搭建方法。针对线性分组码，提出一种通用的通过等效门和概率异或门两种模块搭建的模 拟译码器结构及译码器的设计方法。本发明搭建的模拟译码器具有良好的可扩展性和广泛 的适用性。
[0007] 本发明提出的模拟译码器是通过两种门电路：等效门和概率异或门电路来实现 的。在模拟电路中，信号的载体可分为电荷、电流和电压三种，根据基尔霍夫电流定理，电流 信号的加法非常容易实现，即节点所有输出电流等于所有输入电流之和，而对于电压和电 荷信号的加法实现相对较为困难。所以，本发明实现信号的载体为电流信号。令INPUTn(0) 和INPUTn(l)、0UTPUTn(0)和0UTPUTn(l)表示门电路的第n组输入和输出（n= 1，2, 3)。其 中INPUTn(0)和INPUTn⑴是第n组输入电流，表示与第n个输入对应的比特被判决为0或 者为1的概率；〇UTPUTn(0)和0UTPUTn(l)是第n组输出电流，表示第n个输出对应的比特 被判决为〇或者为1的概率。门电路的度数定义为其输入输出端口的"组"数，每组端口存 在2个输入2个输出。即，若门电路存在3组输入输出端口，则其度数为3。在以上定义下， 度数为3的等效门和概率异或门的功能如下：
[0008] 1、等效门
[0009] 如图1所示，度数为3的等效门存在3组端口，每组端口存在2个输入值和2个输 出值，共计4个值，其中INPUTn(0)和INPUTn(l)表示端口的输入电流大小，这2个电流的大 小分别代表输入码字为〇和为1的概率值大小（n= 1，2, 3,表示端口的序号）。
[0010] 度数为3的等效门存在两种工作状态：（1) 1组输入端和2组输出端，（2) 2组输入 端和1组输出端。两种工作状态的输入输出关系如下：
[0011] 对于工作状态（1)中任意1组端口输入，其余2组端口输出的情况，输入输出关系 为：输出等于输入。3组端口中任意1组端口作为输入端口，其余2组端口作为输出端口， 度数为3的等效门计算关系可以表示为下面3种情况 ：
【权利要求】
1. 一种基于概率计算的线性分组码模拟译码器设计方法，其特征在于：包括w下步 骤： 步骤一、由线性分组码的H矩阵与因子图的对应关系得到其因子图；其对应关系如下： H矩阵的列与因子图变量节点一一对应，矩阵的行与因子图校验节点一一对应，矩阵中 的权值1确定相应变量节点和校验节点的连线关系； 步骤二、通过等效口、概率异或口两种口电路实现因子图中节点的相应功能；具体实现 方式如下： 对于因子图中度数为n的信息位的变量节点，通过度数为n+2的等效口实现；对于因子 图中度数为m的校验位的变量节点，通过度数为m+1的等效口实现；对于因子图中的校验节 点，通过与其度数相同的概率异或口实现，其中m和n均为整数； 步骤H、通过度数为3的概率口电路实现任意度数的概率口电路模块；所述概率口电 路是指等效口电路或概率异或口电路，具体实现方式如下： 对于度数n小于等于3的模块，直接使用度数为3的概率口电路实现；对于度数n大于 3的模块，可通过将n-2个度数为3的概率口电路的对应输入与输出端口 "两两相连"形成 一种"链式结构"实现； 步骤四、特殊节点的实现；具体实现方式如下： 对于因子图中度数为1的校验位的变量节点，省略实现其相应功能的等效口，将其输 入直接连接到与其相连的概率异或口上； 步骤五，根据因子图中变量节点与校验节点之间的连线关系，将步骤二到步骤四中介 绍的相应等效口与概率异或口相连，实现模拟译码器的结构。
2. 根据权利要求1所述的一种基于概率计算的线性分组码模拟译码器设计方法，其特 征在于：所述等效口和概率异或口均存在3组端口，每组端口存在2个输入值和2个输出 值，其中2个输入值表示端口的输入电流大小，该2个电流的大小分别代表输入码字为0和 为1的概率值大小，2个输出值表示端口的输出电流大小，该2个电流的大小分别代表输出 码字为0和为1的概率值大小。
3. 根据权利要求1或2所述的一种基于概率计算的线性分组码模拟译码器设计方法， 其特征在于；所述等效口存在两种工作状态；（1) 1组输入端和2组输出端，（2) 2组输入端 和1组输出端；两种工作状态的输入输出关系如下： (1) 1组输入端和2组输出端；输入输出关系为：输出等于输入； (2) 2组输入端和1组输出端；输入输出关系为；代表输出为0的电流大小等于代表输 入为0的2个电流大小的乘积后进行归一化；代表输出为1的电流值大小等于代表输入为 1的两个电流大小的乘积后进行归一化。
4. 根据权利要求1或2所述的一种基于概率计算的线性分组码模拟译码器设计方法， 其特征在于；所述概率异或口的输入输出关系为：任意1组端口输出的代表码字为0概率 大小的电流值等于另外2组端口输入的代表码字模二和为0概率大小的电流值；任意1组 端口输出的代表码字为1概率大小的电流值等于另外2组端口输入的代表码字模二和为1 概率大小的电流值。
【文档编号】H03M13/11GK104467873SQ201410616440
【公开日】2015年3月25日 申请日期:2014年11月5日 优先权日:2014年11月5日
【发明者】郑浩, 赵哲, 丁旭辉, 高原, 安建平, 卜祥元, 尹雪 申请人:北京理工大学