一种抗干扰复位电路的利记博彩app

文档序号:7527188阅读:337来源:国知局
一种抗干扰复位电路的利记博彩app
【专利摘要】本发明公开了一种抗干扰复位电路,包括源极与电源连接、漏极与一端接地的电容器连接、栅极接地的PMOS管和反相器电路,所述PMOS管和电容器的连接点与反相器电路的输入端连接,所述反相器电路的输出端连接外电路,所述反相器电路包括依次串联连接的第一反相器、第二反相器和第三反相器,所述第一反相器和第二反相器的电源输入端连接于所述PMOS管的漏极。本发明结构简单,不需要增加元器件,没有增加芯片面积和成本,且提高了复位电路抗干扰的能力。
【专利说明】一种抗干扰复位电路

【技术领域】
[0001]本发明涉及集成电路领域,具体涉及一种复位电路。

【背景技术】
[0002]在现有的集成电路设计技术中,根据芯片的不同应用环境,会提出不同的抗干扰问题,如带大驱动的电路,驱动会对电源产生影响。复位电路是保证芯片能够正常初始化的电路,一般典型电路如图1所示,反相器由电源供电。根据电容C的电压不突变原理,通过PM0S晶体管对电容C充电,可以实现复位功能。但是,如果电源电压不稳,第一反相器、第二反相器、第三反相器的供电电压波动较大,或波动时间较长,由于PM0S晶体管是导通的,并且为了保证复位时间足够长,PM0S管一般设计成弱管,这样,反相器电路的输入变化较慢,与反相器的电源不同步,这样会使内部电路产生复位,造成芯片的功能混乱,为了提高电路对电源的抗干扰能力,急需一种抗干扰复位电路。


【发明内容】

[0003]本发明的发明目的是提供一种抗干扰复位电路,解决现有技术中因PM0S管导通,在电源波动情况下,导致内部电路误复位造成芯片功能紊乱的问题。
[0004]为达到上述发明目的,本发明采用的技术方案是:一种抗干扰复位电路,包括源极与电源连接、漏极与一端接地的电容器连接、栅极接地的PM0S管和反相器电路,所述PM0S管和电容器的连接点与反相器电路的输入端连接,所述反相器电路的输出端连接外电路,所述反相器电路包括依次串联连接的第一反相器、第二反相器和第三反相器,所述第一反相器和第二反相器的电源输入端连接于所述PM0S管的漏极。
[0005]上述技术方案中,所述串联连接是指,第一反相器的输出端连接至第二反相器的输入端,第二反相器的输出端连接至第三反相器的输入端,由第一反相器的输入端作为整个反相器电路的输入端,第三反相器的输出端作为整个反相器电路的输出端。
[0006]由于上述技术方案运用,本发明与现有技术相比具有下列优点:
1.本发明创造性地将第一反相器和第二反相器的电源连接至PM0S管的漏极,而不是如常规连接电源输出端,利用电容电压不突变的特性,直接通过电容电压的控制,提高了复位电路抗干扰的能力;
2.本发明结构简单,不需要增加元器件,没有增加芯片面积和成本。

【专利附图】

【附图说明】
[0007]图1是现有技术的复位电路的电路结构图;
图2是本发明所述的抗干扰复位电路的电路结构图;
图3是实施例1的应用示意图。
[0008]其中:1、电源;2、PM0S管;3、电容器;4、第一反相器;5、第二反相器;6、第三反相器。

【具体实施方式】
[0009]下面结合附图及实施例对本发明作进一步描述:
实施例一:如附图2所示,为本实施例的抗干扰复位电路的电路结构图,上电时,电容3电压为“0”,反向器电路的输入端为“0”,由于第一反相器4和第二反相器5的电源是反相器电路输入端对地的电压,因此,经过两个反相器,第二反相器5的输出为“0”,电路处于复位状态,电容3上的电荷充满后,第二反相器5的输出为“1”,复位结束,复位过程正常完成。
[0010]当电源1上的电压有干扰时,由于电容3上电压不突变,即反相器电路输入端电位不突变,电源1干扰对第一反相器4和第二反相器5上的供电电压以及第一反相器4的输入都没有影响,复位输出信号也就不会有误动作的发生,达到提高抗干扰能力的目的。
[0011]如附图3所示,是本实施例的应用方案之一,在一款LED驱动芯片中,Vdd为芯片的供电电源,LD0为逻辑电路提供稳压电源,复位电路为逻辑电路提供复位信号,逻辑电路产生的输出信号经过LEVEL SHIFT电路,控制驱动电路驱动芯片外部的LED电路。如果LED驱动的负载较大,将会对电源产生较大的影响,但内部电路通过LD0保证供电稳定,采用本实施例所述的复位电路可确保芯片的正常初始化,整个系统在没有增加成本的前提下抗干扰能力大幅提闻,保证芯片能够稳定地工作。
【权利要求】
1.一种抗干扰复位电路,包括源极与电源(I)连接、漏极与一端接地的电容器(3)连接、栅极接地的PMOS管(2)和反相器电路,所述PMOS管(2)和电容器(3)的连接点与所述反相器电路的输入端连接,所述反相器电路的输出端连接外电路,所述反相器电路包括依次串联连接的第一反相器(4)、第二反相器(5)和第三反相器(6),其特征在于:所述第一反相器(4)和第二反相器(5)的电源输入端连接于所述PMOS管(2)的漏极。
【文档编号】H03K17/22GK104283534SQ201410600733
【公开日】2015年1月14日 申请日期:2014年10月31日 优先权日:2014年10月31日
【发明者】李富华, 赵鹤鸣, 胡成煜, 顾益俊 申请人:苏州大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1