用于开关电容电路的高速高精度驱动器的制造方法
【专利摘要】本发明涉及一种用于开关电容电路的高速高精度驱动器，属于模拟或数模混合集成电路驱动器【技术领域】。该驱动器包括一个高增益运算放大器单元，一个高精度快速建立控制模块；所述高增益运算放大器单元具体包括：一个提供高增益的差分运算放大器AMP，提供输出电流的PMOS管P0，提供尾电流的尾电流源N0；所述高精度快速建立控制模块具体包括：一个Flash结构的ADC，两个阻抗变换单元Z1和Z2和一个电容C1。本发明相对于传统结构具有更高的线性度性能，能够有效的满足高速高精度驱动器的要求，特别适用于模拟或者数模混合集成电路中开关电容电路驱动器的设计。
【专利说明】用于开关电容电路的高速高精度驱动器
【技术领域】
[0001] 本发明属于模拟或数模混合集成电路驱动器【技术领域】，涉及一种用于开关电容电 路的高速高精度驱动器。
【背景技术】
[0002] 近年来，随着数模/模数转换器的性能指标的进一步的提高，对芯片内部提供共 模或者基准电压的驱动器性能要求也越来越高，但是传统驱动器的电路结构比较简单，在 较高工作频率条件下，具有建立精度不足的缺点，影响整体线性度，特别在一些高精度领域 的应用中，传统驱动器不能胜任其对线性度的要求。
[0003] 电阻式驱动器电路如图1所示，该电路主要包含两个分压电阻模块Rl和R2, 一个 开关SW和一个采样电容C2。开关SW导通时，C2上极板被充电或者放电，由于该种结构下， C2上极板的充放电速度很慢，在高速高精度应用下已经不会采用此种结构，该里仅仅作为 一个原理进行介绍。
[0004] 现在较为普遍采用的传统驱动器结构如图2所示，虚线框出的部分，为本发明加 入优化模块的地方，传统结构采用一个高增益差分运算放大器AMP构成一个压控电流源， AMP的输出连接到PMOS管PO的栅极，PO管提供充放电电流，电容Cl和PO管的漏极相连， 同时和AMP的正向输入端VINP相连，电容Cl的作用是稳定PO管漏极的电压，当开关SW导 通时，使采样电容C2上极板能快速稳定到该个设定的电压，由于AMP的负反馈连接方式，采 样电容C2上极板稳定后的电压即是AMP负向输入端VI順的输入电压，该样，输入到AMP中 VI順端的输入电压，通过AMP、PO管、NO管、电容Cl和开关SW组成的一个驱动器，实现了 对电容C2驱动的目的。但该结构存在两方面问题，第一，开关SW导通后，电容C2的建立时 间会随着C2上极板初始电压的变化而变化，在建立不完全的情况下，线性度会随输入电压 变化而变化；第二，由于运算放大器的输入和输出之间存在一个相位差，开关SW导通后，电 容C2的建立时间不一定在最优区间。上述两点在电路高速工作时，会严重影响电路的线性 度。
【发明内容】
[0005] 有鉴于此，本发明的目的在于提供一种用于开关电容电路的高速高精度驱动器， 可W使得电路在高速工作下仍然保持较好的线性度。
[0006] 为达到上述目的，本发明提供如下技术方案：
[0007] -种用于开关电容电路的高速高精度驱动器，包括：
[0008] -个高增益运算放大器单元，所述高增益运算放大器单元具体包括：
[0009] -个提供高增益的差分运算放大器AMP，提供输出电流的PMOS管PO,提供尾电流 的尾电流源NO ;
[0010] 其中高增益的差分运算放大器AMP的输出端与PO管的栅级相连，PO管的源级接电 源电压，PO管的漏极和NO管的漏极相连，同时与高增益差分运算放大器的正向输入端VINP 相连，AMP的负向输入端VI順作为被驱动电压的输入端,NO管的栅极与一个偏置电压VB相 连，NO管的源级接地；
[0011] 一个高精度快速建立控制模块，所述高精度快速建立控制模块具体包括：
[001引一个Flash结构的ADC，两个阻抗变换单元Zl和Z2和一个电容Cl ;
[0013] Flash结构ADC的输入端和需要对驱动电压进行采样的电容C2上极板相连，Flash 结构ADC的输出分别同时进入两个阻抗控制单元Zl和Z2的控制信号输入端。Zl和Z2的 一端相连，并且和PO管的漏极相连，Z2的另一端和电容Cl的上极板相连，Cl的下极板接差 模地，Zl的另一端和Flash结构ADC的输入端相连，同时和C2上极板相连，C2下极板接差 模地。
[0014] 本发明的有益效果在于：
[0015] 1、本发明引入了一个Flash结构的ADC，此ADC的作用是检测C2上极板上一个状 态的电压，将其数字化，并用数字化输出的结果来控制阻抗变换单元Zl和Z2,通过Zl和Z2 的阻抗变换来优化C2上极板电压的建立，从而提高电路的线性度。
[0016] 2、本发明引入了 Zl和Z2两个阻抗变换单元，Zl的作用是根据Flash结构ADC的 输出来调节自身阻抗，当C2上极板上一个状态的电压和AMP负向输入端输入电压VI順相 差较大时，Zl单元减小自身阻抗，反之，则增大自身阻抗，该样，即使在建立不完全的情况 下，C2上极板电压也能建立到一个相对稳定的值，该样就提高了电路的线性度；Z2的作用 也是根据Flash结构ADC的输出来调节自身阻抗，当C2上极板上一个状态的电压和AMP负 向输入端输入电压VI順相差较大时，Zl单元增大自身阻抗，反之，则减小自身阻抗，该样， 使得Cl上极板和PO管的漏极之间的相位差稳定在一个最优值，使得C2上极板的建立时间 最短，同样优化了电路的线性度。
[0017] 因此，本发明相对于传统结构具有更高的线性度性能，能够有效的满足高速高精 度驱动器的要求，特别适用于模拟或者数模混合集成电路中开关电容电路驱动器的设计。
【专利附图】
【附图说明】
[0018] 为了使本发明的目的、技术方案和有益效果更加清楚，本发明提供如下附图进行 说明：
[0019] 图1为电阻式驱动器电路示意图；
[0020] 图2为传统带高增益运算放大器的驱动器电路示意图；
[0021] 图3为本发明中高速高精度驱动器电路示意图；
[0022] 图4为传统带高增益运算放大器的驱动器电路等效原理图；
[0023] 图5为图4结构下随着SW导通电阻变化，C2上极板电压建立波形；
[0024] 图6为图4结构下随着V2初始电压变化，C2上极板电压建立波形；
[00巧]图7为图4结构下随着相位差0变化，C2上极板电压建立波形；
[0026] 图8为本发明中高速高精度驱动器电路等效原理图；
[0027] 图9为本发明中Flash结构ADC电路示意图；
[002引图10为本发明中阻抗变化单元Zl电路示意图；
[0029] 图11为本发明中阻抗变化单元Z2电路示意图；
[0030] 图12为本发明应用实例示意图。
【具体实施方式】
[0031] 下面将结合附图，对本发明的优选实施例进行详细的描述。
[0032] 本发明的【具体实施方式】不仅限于下面的描述，可根据不同的电路设计要求，选择 不同结构的ADC来实现本发明中Flash结构ADC的功能，同时，阻抗变换单元Zl和Z2中开 关的具体结构也可W灵活选择。
[0033] 图1为电阻式驱动器电路示意图；图2为传统带高增益运算放大器的驱动器电路 示意图；
[0034] 图3为本发明中高速高精度驱动器电路示意图，如图所示，一种用于开关电容电 路的高速高精度驱动器，包括：
[00巧]一个高增益运算放大器单元，所述高增益运算放大器单元具体包括：
[0036] -个提供高增益的差分运算放大器AMP，提供输出电流的PMOS管PO,提供尾电流 的尾电流源NO ;
[0037] 其中高增益的差分运算放大器AMP的输出端与PO管的栅级相连，PO管的源级接电 源电压，PO管的漏极和NO管的漏极相连，同时与高增益差分运算放大器的正向输入端VINP 相连，AMP的负向输入端VmN作为被驱动电压的输入端，NO管的栅极与一个偏置电压VB相 连，NO管的源级接地；
[0038] -个高精度快速建立控制模块，所述高精度快速建立控制模块具体包括：
[0039] 一个Flash结构的ADC，两个阻抗变换单元Zl和Z2和一个电容Cl ;
[0040] Flash结构ADC的输入端和需要对驱动电压进行采样的电容C2上极板相连，Flash 结构ADC的输出分别同时进入两个阻抗控制单元Zl和Z2的控制信号输入端。Zl和Z2的 一端相连，并且和PO管的漏极相连，Z2的另一端和电容Cl的上极板相连，Cl的下极板接差 模地，Zl的另一端和Flash结构ADC的输入端相连，同时和C2上极板相连，C2下极板接差 模地。
[0041] 传统结构的等效原理图如图4所示，根据K化列出Cl和C2上极板的节点方程如 下：
【权利要求】
1. 一种用于开关电容电路的高速高精度驱动器，其特征在于，包括： 一个高增益运算放大器单元，所述高增益运算放大器单元具体包括： 一个提供高增益的差分运算放大器AMP，提供输出电流的PMOS管P0,提供尾电流的尾 电流源NO ; 其中高增益的差分运算放大器AMP的输出端与P0管的栅级相连，P0管的源级接电源 电压，P0管的漏极和NO管的漏极相连，同时与高增益差分运算放大器的正向输入端VINP相 连，AMP的负向输入端VINN作为被驱动电压的输入端，NO管的栅极与一个偏置电压VB相 连，NO管的源级接地； 一个高精度快速建立控制模块，所述高精度快速建立控制模块具体包括： 一个Flash结构的ADC，两个阻抗变换单元Z1和Z2和一个电容C1 ; Flash结构ADC的输入端和需要对驱动电压进行采样的电容C2上极板相连，Flash结 构ADC的输出分别同时进入两个阻抗控制单元Z1和Z2的控制信号输入端。Z1和Z2的一 端相连，并且和P0管的漏极相连，Z2的另一端和电容C1的上极板相连，C1的下极板接差模 地，Z1的另一端和Flash结构ADC的输入端相连，同时和C2上极板相连，C2下极板接差模 地。
【文档编号】H03M1/02GK104363018SQ201410559185
【公开日】2015年2月18日 申请日期:2014年10月17日 优先权日:2014年10月17日
【发明者】徐代果, 陈光炳, 王育新, 付东兵, 刘涛, 刘璐, 王旭, 石寒夫, 邓民明 申请人:中国电子科技集团公司第二十四研究所