双向选择电路、用双向选择电路的栅极驱动器、测试电路的利记博彩app
【专利摘要】一种双向选择电路包含第一开关、第二开关、第三开关、第四开关、第五开关与第六开关。第一开关与第三开关分别用以将选择信号预存在第五开关或第六开关的控制端。第二开关与第四开关用来重置选择信号。第五开关与第六开关分别用以选择性地将第一输入端与第二输入端电性耦接至输出端。当选择信号选择将第一输入端电性耦接至输出端时，第五开关的控制端的电压电位随第一输入端的电压电位而改变。当选择信号选择将第二输入端电性耦接至输出端时，第六开关的控制端的电压电位随第二输入端的电压电位改变。本发明的双向选择电路以及应用此双向选择电路的栅极驱动器与测试电路，可以缩短TFT工艺中的双向电路的传递延迟并使所传递信号的电压电位更准确。
【专利说明】双向选择电路、用双向选择电路的栅极驱动器、测试电路
【技术领域】
[0001]本发明涉及一种栅极驱动器，尤其涉及一种应用于双向扫描的栅极驱动器。
【背景技术】
[0002]双向电路(b1-direct1n circuit)作为移位暂存器(shift register)中用来决定扫描方向的电路，其信号传递延迟(propagat1n delay)与所传递信号的电压电位是十分重要的课题。信号传递延迟越短，则移位暂存器的操作频率可以越高。而所传递信号的电压电位直接关联到噪声边界(noise margin),也就是关系到了电路的抗噪声能力。然而在薄膜晶体管工艺(thin-film-transistor process, TFT process)中，由于工艺限制了晶体管的类型，因此在TFT工艺中的双向电路往往会有较长的传递延迟，且所传递的信号的电压电位可能不尽理想。如何缩短TFT工艺中的双向电路的传递延迟并使所传递信号的电压电位更准确，是一个待克服的问题。
【发明内容】
[0003]有鉴于以上的问题，本发明提出一种双向选择电路以及应用此双向选择电路的栅极驱动器与测试电路。所公开的双向电路以寄生电容将开关的控制端电压推升到高于输入信号的一个电压电位，从而保证开关可以完整的将输入信号传递至双向电路的输出端。
[0004]依据本发明一个或多个实施例所公开的一种双向选择电路，包括:第一开关、第二开关、第三开关、第四开关、第五开关与第六开关。其中第一开关具有第一端、第二端及控制端，其中第一开关的第一端与第一开关的控制端耦接至一个第一选择端。第二开关具有第一端、第二端及控制端，其中第二开关的第一端耦接至第一开关的第二端，第二开关的第二端耦接至一个重置端，第二开关的控制端耦接至第二选择端。第三开关具有第一端、第二端及控制端，其中第三开关的第一端与第三开关的控制端耦接至第二选择端。第四开关具有第一端、第二端及控制端，其中第四开关的第一端耦接至第三开关的第二端，第四开关的第二端耦接至重置端，第四开关的控制端耦接至第一选择端。第五开关具有第一端、第二端及控制端，其中第五开关的第一端耦接至第一输入端，第五开关的控制端耦接至第一开关的第二端，第五开关的第二端耦接至输出端。第六开关具有第一端、第二端及控制端，其中第六开关的第一端耦接至第二输入端，第六开关的控制端耦接至第三开关的第二端，第六开关的第二端耦接至输出端。
[0005]于本发明一个实施例中，公开一种应用前述双向电路的栅极驱动器，所述栅极驱动器包括多个移位暂存器，每一个移位暂存器中使用了前述的双向电路。
[0006]于本发明另一个实施例中，公开一种应用前述双向电路的测试电路，可用于测试多个移位暂存器的功能是否正常。
[0007]本发明的双向选择电路以及应用此双向选择电路的栅极驱动器与测试电路的有益效果在于，可以缩短TFT工艺中的双向电路的传递延迟并使所传递信号的电压电位更准确。
[0008]以上关于本
【发明内容】
的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的权利要求更进一步的解释。
【专利附图】
【附图说明】
[0009]图1是依据本发明一实施例的双向电路示意图。
[0010]图2是依据本发明一实施例中的多个电压波型时序图。
[0011]图3A是依据本发明一实施例的双向电路示意图。
[0012]图3B是依据本发明一实施例的双向电路示意图。
[0013]图4是依据本发明一实施例的移位暂存器电路示意图。
[0014]图5是依据本发明一实施例的双向电路应用于移位暂存器测试电路的电路示意图。
[0015]附图标记说明如下:
[0016]1、3A、3B 双向电路
[0017]4、SR1?SRn移位暂存器
[0018]41控制电路
[0019]5测试电路
[0020]C35A、C35B > C36A、C36b 电各
[0021]IN1, IN2输入端
[0022]OUT输出端
[0023]Sff1 ?SW6开关
[0024]SEL1, SEL2选择端
[0025]Scan1^Scan2控制线
[0026]RST重置端
[0027]Vest重置电压
[0028]Vs1、Vs2选择信号
[0029]Vin1、Vin2输入信号
[0030]Vc5、Vc6控制电压
[0031]Vout输出信号
[0032]Vh高电压
[0033]Vl低电压
[0034]Vboost导通电压
[0035]VTH门槛电压
[0036]?\?Τ9时间点
【具体实施方式】
[0037]以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何本领域技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要求及附图，任何本领域技术人员可轻易地理解本发明相关的目的及优点。以下的实施例进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
[0038]鉴于前述问题，本发明公开一种可以适用于薄膜晶体管工艺(thin-film-transistor process, TFT process)的双向电路。所公开的双向电路可以被用在显示面板的栅极驱动器与测试电路中，并且所公开的双向电路具有较短的传递延迟(propagat1n delay)与较大的噪声边界(noise margin)。
[0039]请参照图1，其是依据本发明一实施例的双向电路示意图。如图1所示，双向电路I包括第一开关SW1、第二开关SW2、第三开关SW3、第四开关SW4、第五开关SW5与第六开关sw6。所述六个开关都是薄膜晶体管开关，且如图1所示，六个开关都是N型晶体管。然而，于另一种实施态样中，六个开关也可以都是P型晶体管。
[0040]第一开关SW1的第一端与第一开关SW1的控制端(栅极端)都耦接至双向电路I的第一选择端SEL1,而第一开关SW1的第二端耦接至第五开关SW5的控制端。而第二开关Sff2的第一端耦接至第一开关SW1的第二端与第五开关SW5的控制端。第二开关SW2的第二端耦接至重置端RST，而第二开关SW2的控制端耦接至双向电路I的第二选择端SEL2。第五开关SW5的第一端耦接至双向电路I的第一输入端IN1，而第五开关SW5的第二端耦接至双向电路I的输出端OUT。
[0041]第三开关SW3的第一端与第三开关SW3的控制端都耦接至双向电路I的第二选择端SEL2,而第三开关SW3的第二端耦接至第六开关SW6的控制端。而第四开关SW4的第一端耦接至第三开关SW3的第二端与第六开关SW6的控制端。第四开关SW4的第二端耦接至重置端RST，而第四开关SW4的控制端耦接至双向电路I的第一选择端SELp第六开关SW6的第一端耦接至双向电路I的第二输入端IN2，而第六开关SW6的第二端耦接至双向电路I的输出端OUT。
[0042]第一选择端SEL1用以接收第一选择信号Vsi，而第二选择端SEL2用以接收第二选择信号Vs2,第一输入端IN1用以接收第一输入信号Vini,而第二输入端IN2用以接收第二输入信号VIN2，重置端RST用以接收重置电压Vkst，其中重置电压Vkst于本实施例中为低电压\。于本实施例中，第五开关SW5的控制端电压为控制电压Vk，第六开关SW6的控制端电压为控制电压Ve6，从输出端OUT输出的是输出信号VOT。
[0043]图2是依据本发明一实施例中的多个电压波型时序图，以下请一并参照图1和图
2。在第一时间点T1到第五时间点T5之间,第一选择信号Vsi的电压电位为高电压Vh,第二选择信号Vs2的电压电位为低电压'，因此在第一时间点T1开始直到第二时间点T2之间，第一开关SW1会把控制电压Vra的电压电位提高，而控制电压Vai的电压电位会被第四开关SW4下拉至重置电压Vkst，也就是低电压 '，此时输出信号Vtot的电压电位为低电压\。当控制电压\5的电压电位被拉高至等于高电压Vh减去第一开关SW1的门槛电压VTH时，第一开关Sff1的控制端与第二端之间的电压差刚好等于第一开关SW1的门槛电压VTH，因此第一开关SWi不再导通，而控制电压Vk就被维持在高电压Vh减去第一开关SW1的门槛电压VTH。因为第五开关SW5的两端与控制端之间的寄生电容，所以第五开关两端与控制端的电压差会固定为高电压Vh减去门槛电压VTH与低电压 '的差值。
[0044]其中，在第二时间点T2时，第一输入信号Vini的电压电位从低电压 '变成高电压Vh,因此可以看到从第二时间点T2开始，控制电压Vc5的电压电位被第五开关SW5的两端与控制端之间的寄生电容而抬升至导通电压V_ST。此时导通电压Vbtost的电压值可以下列方程式⑴描述:
[0045]Vboost = 2 Vh-Vl-VTH (I)
[0046]而导通电压Vbtost与高电压Vh的电位差可以表示为下列方程式(2):
[0047]Vboost-Vh = Vh-Vl-VTH ⑵
[0048]因此，假设第一开关SW1与第五开关SW5的门槛电压都是门槛电压VTH，则只要高电压Vh与低电压\的电位差大于等于两倍的门槛电压VTH，就可以保证当第一输入信号Vini的电压电位为高电压Vh时,第五开关SW5可以导通直到输出信号Votjt的电压电位也被拉高到高电压Vh，如图2所示。然而，实作上会使高电压Vh与低电压\的电位差大于两倍的门槛电压VTH。
[0049]而在第三时间点T3时,第一输入信号Vini的电压电位从高电压Vh变成低电压V1j,因此输出信号Vmjt的电压电位被第五开关SW5拉至与第一输入信号Vini的电压电位相同，也就是低电压\。虽然在同时，第二输入信号Vin2的电压电位从低电压\变成高电压VH，然而因为控制电压Vc6的电压电位被第四开关SW4拉至低电压，因此第六开关SW6不导通，所以第二输入信号VIN的电压电位改变不会影响输出信号Vmjt的电压电位。更明确来说，在第一时间点T1到第五时间点T5之间，第六开关SW6都不会导通，因此第二输入信号Vin2的电压电位改变不会影响输出信号Votjt的电压电位。
[0050]在第四时间点T4,第一输入信号Vini的电压电位又从低电压V1j变成高电压Vh,因此输出信号Vmjt的电压电位被第五开关SW5拉至与第一输入信号Vini的电压电位相同，也就是高电压VH。
[0051]在第五时间点T5,第一选择信号Vsi的电压电位从高电压Vh变成低电压Vlj,第二选择信号Vs2的电压电位从低电压\变成低电压VH，因此在第五时间点T5之后，第二开关SW2会把控制电压Vc6的电压电位逐渐提高，而控制电压Vra的电压电位会被第二开关SW2拉至重置电压VKST，也就是低电压\，因此第六开关SW6在第五时间点T5后导通，而第五开关SW5则不导通。并由于第一输入信号Vini与第二输入信号Vin2的电压电位在第五时间点都由高电压Vh变成低电压Vlj,因此第五时间点T5开始，输出信号Vmjt的电压电位会被第六开关SW6强制拉到与第二输入信号相同。而当控制电压Vai的电压电位被拉高至等于高电压Vh减去第三开关SW3的门槛电压VTH(此处假设六个开关的门槛电压均相同)时，第三开关SW3的控制端与第二端之间的电压差刚好等于第三开关SW3的门槛电压VTH，因此第三开关SW3不再导通，而控制电压Vc6就被维持在高电压Vh减去第三开关SW3的门槛电压VTH。因为第六开关SW6的两端与控制端之间的寄生电容，所以第六开关两端与控制端的电压差会固定为高电压Vh减去门槛电压VTH与低电压\的差值。
[0052]之后,在第六时间点T6时，第二输入信号Vin2的电压电位从低电压 '变成高电压Vh,因此可以看到从第六时间点T6开始，控制电压Vai的电压电位被第六开关SW6的两端与控制端之间的寄生电容而推至导通电压V_ST。如同前述，只要高电压Vh与低电压\的电位差大于等于两倍的门槛电压VTH，就可以保证当第二输入信号Vin2的电压电位为高电压Vh时，第六开关SW6可以导通直到输出信号Votjt的电压电位也被拉高到高电Svh,如图2所不。
[0053]而在第七时间点T7时，第二输入信号Vin2的电压电位从高电压Vh变成低电压\，因此输出信号Vmjt的电压电位被第六开关SW6拉至与第二输入信号Vlffi的电压电位相同，也就是低电压\。虽然在同时，第一输入信号Vini的电压电位从低电压\变成高电压Vh,然而因为控制电压\5的电压电位被第二开关SW4拉至低电压，因此第五开关SW5不导通，所以第一输入信号Vini的电压电位改变不会影响输出信号Vmjt的电压电位。更明确来说,在第五时间点T5到第九时间点T9之间,第五开关SW5都不会导通，因此第一输入信号Vini的电压电位改变不会影响输出信号Votjt的电压电位。
[0054]在第八时间点T8,第二输入信号Vin2的电压电位又从低电压\变成高电压VH，因此输出信号Vmjt的电压电位被第六开关SW6拉至与第二输入信号Vlffi的电压电位相同，也就是高电压VH。
[0055]依据前述实施例，本发明的控制电压Vra与控制电压Vc6可以在第一输入信号Vm与第二输入信号Vin2改变时，选择性的对应改变，从而使第五开关SW5及/或第六开关SW6具有较高的导通能力，因此传播延迟被缩短了。
[0056]于本发明一实施例中，请参照图3A与图3B，其分别为本发明一实施例的双向电路示意图。如图3A所示，相比较图1的双向电路1，图3A的双向电路3A还包括了电容C35a与电容C36A。电容C35a电性连接于第五开关SW5的控制端与第二端之间，而电容C36a电性连接于第六开关SW6的控制端与第二端之间。图1中的双向电路I的第五开关SW5与第六开关SW6是通过寄生电容,使得第一输入信号Vini与第二输入信号Vin2的电压电位提高时,控制电压Vra与控制电压Vc6可以被提高到导通电压Vb■，然而由于电路的非理想特性，控制电压Vra与控制电压可能会因为漏电流而慢慢下降，不再维持于导通电压VBTOST。因此，额外增加电容C35a与电容C36a可以减缓漏电流导致控制电压Ve5与控制电压Ve6逐渐下降的现象。而也可以如图3B所示，双向电路3B可以有电容C35b电性连接于第五开关SW5的控制端与第一端之间，还有电容C36b电性连接于第六开关SW6的控制端与第一端之间。
[0057]上述双向电路用在移位暂存器的实施例请参照图4，其是依据本发明一实施例的移位暂存器电路示意图。如图4所示，移位暂存器4可以包括双向电路的结构，并包括一个控制电路以及开关SW7与开关SW8。其中，开关SW7的控制端电性耦接控制电路41，而开关Sff7的第一端电性耦接至时脉端CLK，第二端电性耦接至输出端OUT。由于从双向电路传入控制电路41的信号的电压电位可以是准确的高电压Vh或低电压\。因此开关SW7的控制端预存的电压电位也可以是准确的高电压Vh或低电压当时脉端CLK的电压电位由低电压\提升至高电压Vh时，开关SW7的控制端的电压电位一如双向电路中控制电压Vra或控制电压Vai，可以被寄生电容提高到较高的电压电位。从而使移位暂存器4的输出端OUT的电压改变的速度较快。
[0058]而于本发明一实施例中，请参照图5，其是依据本发明一实施例的双向电路应用于移位暂存器测试电路的电路示意图。如图5所示，要测试移位暂存器时，电路架构可以包括正扫控制线SCAN1、反扫控制线SCAN2、移位暂存器SR1至SRn与测试电路5，其中测试电路5的电路结构实质上就是本发明的双向电路I。并且，测试电路5的第一输入端Vini电性耦接至移位暂存器SRn的输出端，测试电路5的第二输入端Vin2电性耦接至移位暂存器SR1的输出端，测试电路5的第一选择端SEL1电性耦接至正扫控制线SCAN1而第二选择端SEL2电性耦接至反扫控制线SCAN2。因此，当正扫控制线SCAN1的电压电位为高电压且反扫控制线SCAN2的电压电位为低电压时,经过一段时间后测试电路5的输出端OUT可以正确地输出移位暂存器SRn的输出端电压电位，而当正扫控制线SCAN1的电压电位为低电压且反扫控制线SCAN2的电压电位为高电压时，经过一段时间后测试电路5的输出端OUT可以正确地输出移位暂存器SR1的输出端电压电位。由此，可以验证移位暂存器SR1至SRn的信号传递功能是否正常。举例来说，若正扫控制线SCAN1的电压电位为高电压且反扫控制线SCAN2的电压电位为低电压时，当移位暂存器SR1的输入端接收了一个方波，如果过了一段时间后，测试电路5的输出端OUT所输出的信号的波形(例如信号的电压电位以及信号的正缘与负缘的时间差)正确，则代表移位暂存器SR1至SRn的信号传递功能正常，否则代表移位暂存器SR1至SRn其中至少之一的信号传递功能不正常。
[0059]虽然本发明以前述的实施例公开如上，然而其并非用以限定本发明。在不脱离本发明的精神和范围内，所为的改动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的权利要求。
【权利要求】
1.一种双向选择电路，该双向选择电路包括: 一第一开关，具有一第一端、一第二端、及一控制端，其中该第一开关的第一端与该第一开关的控制端耦接至一第一选择端； 一第二开关，具有一第一端、一第二端、及一控制端，其中该第二开关的第一端耦接至该第一开关的第二端，该第二开关的第二端耦接至一重置端，该第二开关的控制端耦接至一第二选择端； 一第三开关,具有一第一端、一第二端、及一控制端，其中该第三开关的第一端与该第三开关的控制端耦接至该第二选择端； 一第四开关，具有一第一端、一第二端、及一控制端，其中该第四开关的第一端耦接至该第三开关的第二端，该第四开关的第二端耦接至该重置端，该第四开关的控制端耦接至该第一选择端； 一第五开关，具有一第一端、一第二端、及一控制端，其中该第五开关的第一端稱接至一第一输入端，该第五开关的控制端耦接至该第一开关的第二端，该第五开关的第二端耦接至一输出端；以及 一第六开关，具有一第一端、一第二端、及一控制端，其中该第六开关的第一端耦接至一第二输入端，该第六开关的控制端耦接至该第三开关的第二端，该第六开关的第二端耦接至该输出端。
2.如权利要求1所述的双向选择电路，其中该第一开关、该第二开关、该第三开关、该第四开关、该第五开关与该第六开关均为同型晶体管，且该重置端耦接至一低电压。
3.如权利要求1所述的双向选择电路，其中当该第一选择端耦接至一高电压时，该第二选择端耦接至一低电压，用以输出该第一选择端的电压电位。
4.如权利要求3所述的双向选择电路，其中当该第一选择端耦接至该低电压时，该第二选择端耦接至该高电压，用以输出该第二选择端的电压电位。
5.如权利要求1所述的双向选择电路，还包括: 一第一电容，该第一电容的第一端稱接至该第一开关的第二端，且该第一电容的第二端耦接至该输出端；以及 一第二电容，该第二电容的第一端耦接至该第三开关的第二端，且该第二电容的第二端率禹接至该输出端。
6.如权利要求1所述的双向选择电路，还包括: 一第一电容，该第一电容的第一端稱接至该第一开关的第二端，且该第一电容的第二端耦接至该第五开关的第一端；以及 一第二电容，该第二电容的第一端耦接至该第三开关的第二端，且该第二电容的第二端耦接至该第六开关的第一端。
7.一种栅极驱动器，包括: 多个移位暂存单元，其中每一该移位暂存单元包含一双向选择电路，该双向选择电路包含: 一第一开关，具有一第一端、一第二端、及一控制端，其中该第一开关的第一端与该第一开关的控制端耦接至一第一选择端； 一第二开关，具有一第一端、一第二端、及一控制端，其中该第二开关的第一端耦接至该第一开关的第二端，该第二开关的第二端耦接至一重置端，该第二开关的控制端耦接至一第二选择端； 一第三开关,具有一第一端、一第二端、及一控制端，其中该第三开关的第一端与该第三开关的控制端耦接至该第二选择端； 一第四开关，具有一第一端、一第二端、及一控制端，其中该第四开关的第一端耦接至该第三开关的第二端，该第四开关的第二端耦接至该重置端，该第四开关的控制端耦接至该第一选择端； 一第五开关，具有一第一端、一第二端、及一控制端，其中该第五开关的第一端稱接至一第一输入端，该第五开关的控制端耦接至该第一开关的第二端，该第五开关的第二端耦接至一输出端；以及 一第六开关，具有一第一端、一第二端、及一控制端，其中该第六开关的第一端耦接至一第二输入端，该第六开关的控制端耦接至该第三开关的第二端，该第六开关的第二端耦接至该输出端； 其中该第一输入端耦接至一第一输入信号，该第二输入端耦接至一第二输入信号，用以依据该第一选择端所耦接的一第一电压电位与该第二选择端所耦接的一第二电压电位，选择性地输出该第一输入信号或该第二输入信号为一栅极信号。
8.—种测试电路，用以测试一栅极驱动器，该测试电路包含: 一第一开关，具有一第一端、一第二端、及一控制端，其中该第一开关的第一端与该第一开关的控制端耦接至一第一选择端； 一第二开关，具有一第一端、一第二端、及一控制端，其中该第二开关的第一端耦接至该第一开关的第二端，该第二开关的第二端耦接至一重置端，该第二开关的控制端耦接至一第二选择端； 一第三开关,具有一第一端、一第二端、及一控制端，其中该第三开关的第一端与该第三开关的控制端耦接至该第二选择端； 一第四开关，具有一第一端、一第二端、及一控制端，其中该第四开关的第一端耦接至该第三开关的第二端，该第四开关的第二端耦接至该重置端，该第四开关的控制端耦接至该第一选择端； 一第五开关，具有一第一端、一第二端、及一控制端，其中该第五开关的第一端稱接至一第一输入端，该第五开关的控制端耦接至该第一开关的第二端，该第五开关的第二端耦接至一输出端；以及 一第六开关，具有一第一端、一第二端、及一控制端，其中该第六开关的第一端耦接至一第二输入端，该第六开关的控制端耦接至该第三开关的第二端，该第六开关的第二端耦接至该输出端； 其中该栅极驱动器用以依序输出N级栅极信号，该第一输入端用以接收该栅极驱动器的一第一级栅极信号，该第二输入端用以接收该栅极驱动器的一第N级栅极信号，当该栅极驱动器由该第一级栅极信号至该第N级栅极信号的顺序依序输出该些栅极信号时，该第一选择端用以接收一第一电压，该第二选择端用以接收一第二电压，当该栅极驱动器由该第N级栅极信号至该第一级栅极信号的顺序依序输出该些栅极信号时，该第一选择端用以接收该第二电压，该第二选择端用以接收该第一电压。
【文档编号】H03K19/08GK104202035SQ201410424555
【公开日】2014年12月10日 申请日期:2014年8月26日 优先权日:2014年6月20日
【发明者】白承丘, 庄铭宏 申请人:友达光电股份有限公司