一种四通道动态调幅信号发生器的制造方法
【专利摘要】本发明提供一种四通道动态调幅信号发生器，将传统的32位MCU和FPGA结合，采用传统的32位MCU模拟成双通道DAC，将MCU作为FPGA的外设，而不是通常的主设备，实现四通道动态调幅信号发生器。将FPGA与DAC模块（实际是MCU模拟）之间的数据接口与信号时序配置以后，FPGA只要将DDS数据按照时序要求，送入“DAC”模块即可实现。本发明提出的四通道动态调幅信号发生器，突破传统信号发生器自上而下的设计方法，独创性的将传统32位MCU模拟成DAC外设；另一方面，充分利用硬件特性，最大限度的减少软件干预，运行效率极佳。
【专利说明】一种四通道动态调幅信号发生器
【技术领域】
[0001] 本发明涉及信号源激素领域，具体而言涉及一种四通道动态调幅信号发生器。
【背景技术】
[0002] 中频电流被低频电流调制后，其幅度和频率随着低频电流的幅度和频率的变化而 变化的电流称为调制中频电流。应用这种电流治疗疾病的方法称为调制中频电疗法。该疗 法具有收效快、无痛苦、副作用小、疗效持久等特点，被临床上广泛采用。
[0003] 在医用中频电疗设备中，最核心的部分是幅度调制波形（AM)的发生，通过不同的 调制波形、载波的变化，将信号放大后，并输出到人体。
[0004] 从信号发生的角度出发，在医用电流的定义中，中频医用电流的频率范围为 ΙΚΗζ?5KHz，并不算高。但是结合医疗器械本身的特点和设备成本的考虑，鲜有能够做到 统一的、低成本医用中频信号发生器，特别是针对某些特殊应用，如三维中频干扰电治疗 仪，还需要做到信号的相位同步，调制深度调节等。这种复杂的应用，在传统的使用32位甚 至8位单片机芯片的系统中是几乎无法实现的。
【发明内容】
[0005] 本发明的第一方面公开一种四通道动态调幅信号发生器，将传统的32位MCU和 FPGA结合，采用传统的32位MCU模拟成双通道DAC，将MCU作为FPGA的外设，而不是通常 的主设备，实现四通道动态调幅信号发生器。
[0006] 本公开中，所述四通道动态调幅信号发生器，包括第一 MCU、第二MCU以及一 FPGA 芯片，在第一 MCU与FPGA芯片之间以及第二MCU与FPGA芯片之间分别配置有数据总线、公 共时钟总线以及低速通讯总线；
[0007] 所述FPGA芯片内配置指令，用于根据外部提供的振荡信号产生统一的参考时钟 信号并通过所述公共时钟总线同步至第一 MCU、第二MCU，以及用于分时计算4个DAC通道 的数据转换，该数据转换基于DDS (直接数字频率合成）算法而产生AM合成波形，并在时序 的分配下通过所述数据总线分时传输至第一 MCU和第二MCU ;
[0008] 所述第一 MCU、第二MCU用于作为所述FPGA芯片的外设，用于：
[0009] 通过所述公共时钟总线使得第一 MCU、第二MCU与所述FPGA芯片保持处于同一个 参考时钟信号下；
[0010] 通过数据总线与所述FPGA芯片连接以接收所述AM合成波形；以及
[0011] 根据所述FPGA芯片传输的AM合成波形分别提供两个输出调幅信号输出。
[0012] 进一步的实施中，所述第一 MCU、第二MCU均采用STM32F10x/STM32F20x/ STM32F40x系列芯片中的一种，且第一 MCU与第二MCU相同。
[0013] 进一步的实施中，所述第一MCU配置为主逻辑控制芯片，与所述FPGA芯片通过SPI 总线通讯。
[0014] 进一步的实施中，所述FPGA芯片产生的固定频率的参考时钟信号，应用于公共时 钟总线；
[0015] 所述第一 MCU、第二MCU的定时器均工作于外部时钟信号模式，第一 MCU、第二MCU 分别对该信号采集并计数；
[0016] 所述第一 MCU、第二MCU对于信号计数结果，在一个时序周期内，根据不同的时隙 完成各自的任务；
[0017] 在第二MCU的处理时隙内，分别计算4个DAC通道的波形采用数据，并传输至所述 数据总线；
[0018] 在第一MCU的处理时隙内，分别采集所述数据总线上的数据并完成一次DAC转换。
[0019] 由以上本发明的技术方案可知，本发明的有益效果在于提出一种简化的四通道动 态调幅信号发生器，四通道信号可同步、异步两种方式输出，而且在允许的频率范围内可输 出AM任意波形；一方面，突破传统信号发生器自上而下的设计方法，独创性的将传统32位 MCU模拟成DAC外设；另一方面，充分利用硬件特性，最大限度的减少软件干预，运行效率极 佳。
【专利附图】
【附图说明】
[0020] 图1为本发明一实施方式的四通道动态调幅信号发生器的原理框图。
【具体实施方式】
[0021] 为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
[0022] 如图1所示，根据本发明的较优实施例，一种四通道动态调幅信号发生器，将传统 的32位MCU和FPGA结合，采用传统的32位MCU模拟成双通道DAC，将MCU作为FPGA的外 设，而不是通常的主设备，实现四通道动态调幅信号发生器。
[0023] 本实施例中，如图1所示，四通道动态调幅信号发生器，包括第一 MCUla、第二 MCUlb以及一 FPGA芯片2,在第一 MCU与FPGA芯片之间以及第二MCU与FPGA芯片之间分 别配置有数据总线3、公共时钟总线4以及低速通讯总线5。
[0024] 其中，低速通讯总线5为MCU〈_>FPGA之间的低速通讯端口，用于配制数据的传输。
[0025] 本实施例中，时钟信号由FPGA芯片2产生，并通过公共时钟总线4同步到MCU (la 和lb)，用于协调MCU (la与lb)与FPGA芯片的控制时序。
[0026] 前述FPGA芯片2,还用于分时计算各DAC通道的转换数据，在时序的分配下分时送 往MCU〈->FPGA的数据总线，从而传输至的两个MCU(la和lb)。
[0027] 该FPGA芯片2内配置指令，用于根据外部提供的振荡信号产生统一的参考时钟信 号并通过所述公共时钟总线同步至第一 MCU、第二MCU，以及用于分时计算4个DAC通道的 数据转换，该数据转换基于DDS (直接数字频率合成）算法而产生AM合成波形，并在时序的 分配下通过所述数据总线分时传输至第一 MCU和第二MCU ;
[0028] 所述第一 MCU、第二MCU用于作为所述FPGA芯片的外设，用于：
[0029] 通过所述公共时钟总线使得第一 MCU、第二MCU与所述FPGA芯片保持处于同一个 参考时钟信号下；
[0030] 通过数据总线与所述FPGA芯片连接以接收所述AM合成波形；以及
[0031] 根据所述FPGA芯片传输的AM合成波形分别提供两个输出调幅信号输出。
[0032] 作为优选地，所述第一 MCUla可被配置为主逻辑控制芯片，与所述FPGA芯片2通 过SPI总线通讯。例如在本实施例中，第一 MCU采用STM32F1031RC芯片，而第二MCU也采 用 STM32F103RC。
[0033] 在另选的实施中，前述第一 MCUla、第二MCUlb均采用STM32F10x/STM32F20x/ STM32F40x系列芯片中的一种，且第一 MCU与第二MCU相同。
[0034] 如前所述，本实施例中，由FPGA芯片2完成AM波形的合成，借助于DDS (直接数字 频率合成）算法，可产生极高频率合成波形，由于采用高速FPGA芯片实现的AM合成器，可 满足任意AM波形的合成。
[0035] 参考图1所示，所述FPGA芯片2产生的固定频率的参考时钟信号，应用于公共时 钟总线4 ;
[0036] 所述第一 MCUla、第二MCUlb的定时器（图中HM5CH1)均工作于外部时钟信号模 式，第一 MCU、第二MCU分别对该信号采集并计数；
[0037] 所述第一 MCU、第二MCU对于信号计数结果，在一个时序周期内，根据不同的时隙 完成各自的任务；
[0038] 在第二MCU的处理时隙内，分别计算4个DAC通道的波形采用数据，并传输至所述 数据总线；
[0039] 在第一MCU的处理时隙内，分别采集所述数据总线上的数据并完成一次DAC转换。
[0040] 本实施例中，第一 MCU的处理逻辑顺序是〈定时器采集参考时钟〉、〈时隙判断〉、 〈采集数据〉、〈DAC转换〉，这个过程完全是有硬件完成的，不需要任何软件的干预，因此而 体现整个四通道动态调幅信号发生器的高效性和唯一性（即MCU型号的特定性）。
[0041] 双MCU (la, lb)与FPGA芯片2在相同的时钟总线下（4. 19430MHz)，同时对驱动时 钟计数，（4. 19430MHz)，以保障DAC同步输出。
[0042] 本实施例中，所述外部振荡信号为一 HS-A370-67. 108864MHz有源晶振，提供给 FPGA芯片2,由其分配相应时钟：
[0043] 1) 8分频后得到8. 388608MHz提供给各片MCU。
[0044] 2) 16分频后得到4. 194304MHz作为CPLD/FPGA输出给各片MCU的计数器的时钟信 号。
[0045] 该信号再16分频即得到262. 144KHz的DDS时钟。本信号也可以由1)再二分频 即可。
[0046] 3)而CPLD/FPGA的内存操作等工作，完全工作于67. 108864MHz速度之下。
[0047] 双MCU(la，lb)与FPGA芯片2根据计数值决定当前各自的行为，如下表所示：
[0048]
【权利要求】
1. 一种四通道动态调幅信号发生器，其特征在于，包括：第一 MCU、第二MCU以及一 FPGA芯片，在第一 MCU与FPGA芯片之间以及第二MCU与FPGA芯片之间分别配置有数据总 线、公共时钟总线以及低速通讯总线； 所述FPGA芯片内配置指令，用于根据外部提供的振荡信号产生统一的参考时钟信号 并通过所述公共时钟总线同步至第一 MCU、第二MCU，以及用于分时计算4个DAC通道的数 据转换，该数据转换基于DDS (直接数字频率合成）算法而产生AM合成波形，并在时序的分 配下通过所述数据总线分时传输至第一 MCU和第二MCU ; 所述第一 MCU、第二MCU用于作为所述FPGA芯片的外设，用于： 通过所述公共时钟总线使得第一 MCU、第二MCU与所述FPGA芯片保持处于同一个参考 时钟信号下； 通过数据总线与所述FPGA芯片连接以接收所述AM合成波形；以及 根据所述FPGA芯片传输的AM合成波形分别提供两个输出调幅信号输出。
2. 根据权利要求1所述的四通道动态调幅信号发生器，其特征在于，所述第一 MCU、第 二 MCU 均采用 STM32F10x/STM32F20x/STM32F40x 系列芯片中的一种，且第一 MCU 与第二 MCU 相同。
3. 根据权利要求1所述的四通道动态调幅信号发生器，其特征在于，所述第一MCU配置 为主逻辑控制芯片，与所述FPGA芯片通过SPI总线通讯。
4. 根据权利要求1所述的四通道动态调幅信号发生器，其特征在于，所述FPGA芯片产 生的固定频率的参考时钟信号，应用于公共时钟总线； 所述第一 MCU、第二MCU的定时器均工作于外部时钟信号模式，第一 MCU、第二MCU分别 对该信号采集并计数； 所述第一 MCU、第二MCU对于信号计数结果，在一个时序周期内，根据不同的时隙完成 各自的任务； 在第二MCU的处理时隙内，分别计算4个DAC通道的波形采用数据，并传输至所述数据 总线； 在第一 MCU的处理时隙内，分别采集所述数据总线上的数据并完成一次DAC转换。
【文档编号】H03K5/135GK104104368SQ201410368206
【公开日】2014年10月15日 申请日期:2014年7月29日 优先权日:2014年7月29日
【发明者】刘宁, 陈刚, 邓飞 申请人:南京鼎世医疗器械有限公司