轨到轨差分输入电路的利记博彩app
【专利摘要】本发明公开了一种轨到轨差分输入电路，包括PMOS差分对和NMOS差分对、PMOS开关管和NMOS开关管、PMOS电流源和NMOS电流源以及PMOS电流镜和NMOS电流镜。其中PMOS电流源和NMOS电流源输出的电流相等，PMOS电流源包括构成共源共栅结构的第一和第二PMOS晶体管；NMOS电流源包括构成共源共栅结构的第一和第二NMOS晶体管。本发明的轨到轨差分输入电路能够提高尾电流精度，达到更好的跨导恒定的效果。
【专利说明】轨到轨差分输入电路
【技术领域】
[0001]本发明涉及运算放大器，特别涉及运算放大器电路中的轨到轨差分输入级电路。【背景技术】
[0002]在轨到轨的运算放大器(railto rail operational amplifier, Rail-to-RaiIOPAMP)设计中，要求输入级从电源低电位至高电位，即在轨到轨电压范围内具有恒定跨导的功能(constant transconductance)。然而,单独的PMOS或NMOS差分输入对在全电压范围内将处于截止、亚阈值、线性和饱和四个工作区域，其跨导是变化的，可由零变化至最大值。
[0003]由于PMOS差分对在低电压下处于饱和区，而在高电压下处于截止区；而NMOS差分对则恰好相反，其在高电压下处于饱和区，在低电压下处于截止区。根据这个特性，使NMOS差分对与PMOS差分对并联作为输入级时，当NMOS差分对的晶体管截止的时候PMOS差分对的晶体管开启，或PMOS差分对的晶体管截止的时候NMOS差分对的晶体管开启；因此电路的跨导恒大于零。另一方面，在输入电压处于高或低电平时，输入级只有NMOS差分对或PMOS差分对开启，则电路的总跨导为:
【权利要求】
1.一种轨到轨差分输入电路,其特征在于,包括: PMOS差分对晶体管(PM1，PM2)和NMOS差分对晶体管(匪I，匪2)，其栅极接收差分输入信号; PMOS开关晶体管(PM3)和NMOS开关晶体管(NM3)； PMOS电流源和NMOS电流源；以及 PMOS电流镜和NMOS电流镜，均为三倍电流镜； 其中，所述PMOS差分对晶体管(PMl，PM2)的源极与所述PMOS开关晶体管(PM3)的源极、所述PMOS电流镜的输出端和所述PMOS电流源的输出端相连；所述NMOS差分对晶体管(Wl，W2)的源极与所述NMOS开关晶体管(W3)的源极、所述NMOS电流镜的输出端和所述匪OS电流源的输出端相连， 其中，所述PMOS电流源和NMOS电流源输出的电流相等，所述PMOS电流源包括构成共源共栅结构的第一 PMOS晶体管(PM4)和第二 PMOS晶体管(PM7);所述NMOS电流源包括构成共源共栅结构的第一 NMOS晶体管(NM4)和第二 NMOS晶体管(NM7)。
2.如权利要求1所述的轨到轨差分输入电路，其特征在于， 所述PMOS电流镜为共源共栅电流镜，其包括第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管和第六PMOS晶体管(PM5，PM6, PM8, PM9)，所述第三和第四PMOS晶体管(PM5，PM6)的源极共同连接至电源、栅极共同连接至所述第四PMOS晶体管(PM6)的漏极、漏极分别与所述第五和第六PMOS晶体管(PM8，PM9)的源极相接，所述第五和第六PMOS晶体管(PM8，PM9)的栅极共同连接至所述第六PMOS晶体管(PM9)的漏极并与所述NMOS开关晶体管(NM3)的漏极相连，所述第五PMOS晶体管(PM8)的漏极作为所述PMOS电流镜的输出端； 所述NMOS电流镜为共源共栅电流镜，其包括第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管和第六NMOS晶体管(NM5，NM6, NM8, NM9)，所述第三和第四NMOS晶体管(NM5，NM6)的源极共同接地、栅极共同连接至所述第四NMOS晶体管(NM6)的漏极、漏极分别与所述第五和第六NMOS晶体管(NM8，NM9)的源极相接，所述第五和第六NMOS晶体管(NM8，NM9)的栅极共同连接至所述第六NMOS晶体管(NM9)的漏极并与所述PMOS开关晶体管(PM3)的漏极相连，所述第五NMOS晶体管(NM8)的漏极作为所述NMOS电流镜的输出端。
3.如权利要求1所述的轨到轨差分输入电路，其特征在于，所述第一PMOS晶体管(PM4)工作在饱和区，所述第一 NMOS晶体管(NM4)工作在饱和区。
4.如权利要求3所述的轨到轨差分输入电路，其特征在于，所述第二PMOS晶体管(PM7)工作在饱和区，所述第二 NMOS晶体管(匪7)工作在饱和区。
5.如权利要求1所述的轨到轨差分输入电路，其特征在于， 所述第一 PMOS晶体管(PM4)的源极连接至电源，栅极被提供第一偏置电压，漏极连接所述第二 PMOS晶体管(PM7)的源极；所述第二 PMOS晶体管(PM7)的栅极被提供第二偏置电压，漏极作为所述PMOS电流源的输出端； 所述第一 NMOS晶体管(NM4)的源极接地，栅极被提供第三偏置电压，漏极连接所述第二 NMOS晶体管(NM7)的 源极；所述第二 NMOS晶体管(NM7)的栅极被提供第四偏置电压，漏极作为所述NMOS电流源的输出端。
6.如权利要求2所述的轨到轨差分输入电路，其特征在于，所述第三PMOS晶体管(PM5)的宽长比是所述第四PMOS晶体管(PM6)的宽长比的三倍，所述第五PMOS晶体管(PM8)的宽长比是所述第六PMOS晶体管(PM9)的宽长比的三倍；所述第三NMOS晶体管(匪5)的宽长比是所述第四NMOS晶体管(NM6)的宽长比的三倍，所述第五NMOS晶体管(NM8)的宽长比是所述第六NMOS晶体管(NM9)的宽长比的三倍。
7.如权利要求2所述的轨到轨差分输入电路，其特征在于，所述NMOS开关晶体管(匪3)的栅极被提供第五偏置电压，所述PMOS开关晶体管(PM3)的栅极被提供第六偏置电压。
8.—种运算放大器电路，其特征在于，包括: 如权利要求1~7任一项所述的轨到轨差分输入电路；以及 输出电 路。
【文档编号】H03F1/30GK103973247SQ201410215814
【公开日】2014年8月6日 申请日期:2014年5月20日 优先权日:2014年5月20日
【发明者】谢加雄, 张宁, 马腾飞 申请人:上海华力微电子有限公司